低成本高故障覆盖率内建自测试方案

提出了一个基于重复播种的新颖的BIST（build-inself-test)方案，它使用侦测随机向量难测故障的测试向量作为种子，并利用种子产生过程中剩余的随意位进行存储压缩，通过最小化种子的测试序列以减少测试施加时间，实验表明，本方案需要外加硬件少，测试施加时间较短，而故障覆盖率高，近似等于所依赖的ATPG工具的故障覆盖率。     

关于基于存储器故障的测试算法探讨

随着系统级芯片中存储器的比例越来越大,存储器的品质直接影响着系统级芯片的整体性能,所以存储器部分的测试就更为重要。在分析了常用的几种存储器测试算法在故障覆盖率或时间复杂度方面的局限性之后,对能够在不需增加测试时间的同时而明显提升故障覆盖率的新March测试算法进行探讨并予以验证。     

基于LFSR重复播种种子计算方法的初步研究

提出了一种新的基于线性反馈移位寄存器(LFSR)重复播种种子的计算方法.该方法计算得到LFSR重复播种中使用到的种子,重复播种后能够截断对故障覆盖率效率底的测试序列,每个种子得到长度可变的伪随机测试序列.对ISCSA85电路进行了仿真试验,仿真结果表明,该方法能够大量减少测试矢量长度,同时降低了测试时间.     

基于March C+算法的Memory BIST设计与实现

随着信息技术的发展,设计越来越复杂,嵌入式存储器在SoC芯片面积中所占的比例越来越大,由于本身单元密度很高,嵌入式存储器容易造成硅片缺陷,降低了芯片的成品率．针对投影仪梯形校正项目嵌入的存储器模块存在的故障等问题,讨论了基于MarchC＋算法的BIST的设计与实现,并对BIST进行改进,完成对存储器故障的检测和定位,整个测试故障覆盖率接近100％、测试时间为35．546ms．     

桥接故障的物理提取和高效测试

为桥接故障候选点建立7种基于版图的物理模型,给出提取故障候选点的方法.为了更有效地利用芯片设计周期,减少测试图形数量,提出一种以确定性桥接故障测试为主体,有效结合内置多重固定测试的综合型测试方法.用90 nm的两个芯片进行自动测试图形生成和验证,从生成测试图形的时间长度、测试图形的数量、桥接故障测试覆盖率3个主要方面来对比,验证了该综合型测试方法的有效性.     

基于部分重配置的FPGA内嵌BRAM测试方法

对于FPGA的内嵌BRAM资源的测试,传统的方法存在着故障覆盖率不够高,测试配置数目较多,以及测试时间较长的缺点.针对上述问题,本文提出了一种新的利用FPGA内嵌ICAP核进行片内自动部分重配置功能来实现对FPGA内嵌BRAM核的内建自测试方法,且无需额外的外接存储单元.在已有方法的基础上提高了对写破坏故障、读破坏故障、干扰耦合故障、写破坏耦合故障、读破坏耦合故障以及BRAM初始化功能故障的覆盖,改进算法使程序执行周期数降低一半左右,同时将多个算法集成在同一个测试配置里来实现降低测试的完整配置数,从而降低测试时间.测试结果表明,该方法在故障覆盖率上可以达到100%,而且测试配置数可以降低至两个完整配置,其中每个完整配置里包含13个算法的片内自动部分重配置,实测得到总测试时间仅为131.216ms.     

一款通用CPU的存储器内建自测试设计

存储器内建自测试（memory built-in self-test,MBIST)是一种有效的测试嵌入式存储器的方法，在一款通用CPU芯片的可测性设计（design-for-testability,DFT)中，MBIST作为cache和TLB在存储器测试解决方案被采用，以简化对布局分散，大小不同的双端口SRAM的测试。5个独立的BIST控制器在同一外部信号BistMode的控制下并行工作，测试结果由扫描链输出，使得测试时间和芯片引脚开销都降到最小，所采用的march13n算法胡保了对固定型故障，跳变故障，地址译码故障和读写电路的开路故障均达到100%的故障覆盖率。     

SRAM的一种可测性设计

用ETCO算法对SRAM进行了内建自测试设计．首先说明了设计的原理，进而对电路中所用的各个单元电路进行了设计，主要包括地址计数器、数据计数器和BIST控制器等．设计出的电路可针对具体的故障模型设置相应的测试长度，从而获得预期的故障覆盖率．测试时不需存储正确响应，并可通过一个响应标志位表示检测的结果．可测性部分对电路硬件的开销较小，所设计的电路在工作站上已成功通过仿真，此电路可广泛应用于嵌入式SRAM，以降低电路的测试难度．     

细胞自动机在VLSI测试中的应用

研究细胞自动机(CA)在超大规模集成电路(VLSI)伪随机测试中作为测试激励的结构和实现方法.通过对线性反馈移位寄存器(LFSR)生成序列的采样,获得另一移位不等价序列,综合出其本原多项式,并根据CA与LFSR同态的理论综合出CA的结构,通过快速逻辑仿真确定CA初值.该法可以获得较短的CA结构,缩短测试时间,获得较高的故障覆盖率.     

基于最小集合覆盖求解方法的测试向量集约简

TetraMAX ATPG作为业界性能较优的自动测试向量生成工具，能够使用较短时间产生高故障覆盖率的测试向量集.本文通过对TetraMAX ATPG产生的初始测试向量集进行建模，提出了基于最小集合覆盖求解方法的最小完备测试集生成方法，利用这一算法可以在保证测试向量集故障覆盖率不变的基础上有效地缩减测试集规模，从而降低电路测试成本.实验结果表明该方法对于固定故障类型和静态电路故障类型均具有良好的约简效果.     

非齐次泊松过程类软件可靠性增长模型

现有的基于故障覆盖率的软件可靠性增长模型多是只考虑了累计故障覆盖率 ,没有描述每个测试用例能够获得的故障覆盖率 .为了使软件可靠性增长模型能更好地刻画软件的测试过程 ,建立了两个基于故障覆盖率的非齐次泊松过程类软件可靠性增长模型 .第一个模型假设每个测试用例有相同的故障检测能力 ,能获得相同的故障覆盖率 ;第二个模型考虑了越晚检测到的故障其被检测到的概率越低的特点 ,模型假设每个测试用例的故障检测能力与其出现的次序相关 .利用一组公开发表的软件失效数据对这两个模型进行了验证 ,结果表明这两个模型在这组失效数据上均能得到较好的拟合效果 .     

Deterministic Circular Self Test Path

Circular self test path (CSTP) is an attractive technique for testing digital integrated circuits(IC) in the nanometer era, because it can easily provide at-speed test with small test data volume and short test application time. However, CSTP cannot reliably attain high fault coverage because of difficulty of testing random-pattern-resistant faults. This paper presents a deterministic CSTP (DCSTP) structure that consists of a DCSTP chain and jumping logic, to attain high fault coverage with low area overhead. Experimental results on ISCAS'89 benchmarks show that 100% fault coverage can be obtained with low area overhead and CPU time, especially for large circuits.     

模拟退火算法在低功耗BIST中的应用

提出了应用模拟退火算法在一定长度的测度矢量集中寻找有效测试矢量的近似最优分组，在尽量减少面积开销的同时减少有效测试矢量的个数，并且通过置入种子的方法使LFSR产生近似最优分组的矢量，因此在保障故障盖主的前提下达到了降低测试功耗的目的。实验表明，采用此方法可降低测试功耗70％以上，而故障覆盖维持不变，此外，由于减少了测试矢量，测试时间也大为缩短，在实时系统中，减少测试时间尤为重要。     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.     

多芯片组件(MCM)的可测性设计

为克服在线测试技术测试MCM时不能达到满意的故障覆盖率的困难,采用可测性技术对MCM进行设计．根据MCM的特点和测试要求,提出了在JTAG标准基础上扩展指令寄存器,添加专门的用户指令,融合扫描通路法、内建自测试法等可测性方法,分层次地对MCM进行全面测试．建立模型进行验证的结果表明：该方法能有效地测试MCM,缩短了测试时间,故障覆盖率达到95％以上．     

FPGA逻辑资源测试图形自动生成方法

提出一种通用FPGA逻辑资源测试图形自动生成方法.建立了可编程逻辑单元CLB的测试模型,提出了FPGA的测试配置集的自动生成算法,在测试配置集的基础上得到了具有通用性的,高故障覆盖率且测试时间短的测试图形.     

基于非正弦激励的模拟电路故障诊断

传统交流故障字典法通过施加不同频率的正弦激励,以获得对待测电路中频率敏感元件更高的故障覆盖率。为减少多次对待测电路施加激励的时间开销,该文提出可将多个不同频率激励进行叠加,得到非正弦的激励信号作为待测电路激励。在此背景下,讨论了产生一个非正弦激励信号,使之能够包含所需测试频率分量的方法。并分析了在施加非正弦激励下情形下,对待测电路响应中不同频率分量进行解耦,识别各分量交流参数的可行性和需要解决的问题。结果表明:在已知叠加前波形频域特征时,可以反推出叠加前各个原始波形的特征参数。因此,可以在实现压缩传统交流故障字典法测试时间的同时,达到与传统方法相近的诊断能力。     

运用赋值相异生成高效率测试图形

针对传统算法中赋值相异导致测试生成失败的问题，提出新的解决思路，利用赋值相异信息确认故障效应传播路径，以确保每次测试生成成功．与传统方法不同的是，新方法通过对故障传播函数的分析，总结出支配故障传播的规律，即故障传播不仅仅受线确认条件约束，还受敏化路径的拓扑结构的约束，线确认和蕴涵所导致的赋值相异有助于建立敏化正确的故障传播路径．进而提出自湮没和它湮没的概念和分析方法，并发展为运用赋值相异信息来确认故障效应传播路径的方法．新方法可生成精简的、故障覆盖率高的测试图形，并尽可能多地检测多重故障．基于ISCAS85 Benchmark的实验结果表明，新方法的测试数据长度和故障覆盖率均优于Synopsys Tetramax等现有方法．     

SRAM型FPGA互连资源单故障的一种检测方法

采用三次编程的方法对SRAM到FPGA中连线资源模型的单故障进行检测与定位,在给定的故障模型下,三次编程并施加文中所给测试向量集T后,可使单故障的故障覆盖率达100％,对线段（Segment)的stuckat故障,开路故障,桥接故障可定位到线段。