Design of a CMOS Adaptive Charge Pump with Dynamic Current Matching

A novel structure for a charge pump circuit is proposed, in which the charge-pump （CP） current can adaptively regulated according to phase-locked loops （PLL） frequency synthesis demand. The current follow technology is used to make perfect current matching characteristics, and the two differential inverters are implanted to increase the speed of charge pump and decrease output spur due to theory of low voltage difference signal. Simulation results, with 1st silicon 0. 25μm 2. 5 V complementary metal-oxide-semiconductor （CMOS） mixed-signal process, show the good current matching characteristics regardless of the charge pump output voltages.     

锁相环用CMOS鉴频鉴相器及电荷泵的实现

锁相环(PLL)是一个闭环相位自动控制系统，能够利用一个精确且稳定的频率产生一系列频率准确的信号，为系统内部的其它模块提供稳定的高频时钟．鉴相器是锁相环路中不可缺少的重要组成部分，为了改善传统鉴相器捕获范围小、捕获时间长的问题，本介绍一种增加频率检测的鉴相器及电荷泵的设计方法。     

三相三线不对称负载无锁相环Ip-Iq谐波电流检测法

有源滤波器补偿电流的传统检测方法中,由于锁相环存在零点飘移、假锁、失锁等问题,造成基准信号的相位误差,提出了采用无锁相环的检测法检测谐波电路。仿真结果表明,与传统方法向比,该方法简单可靠,降低成本。     

高性能电荷泵的锁相环电路

为满足锁相环电路高稳定性、低功耗的要求,提高其整体性能,通过对普通型电荷泵锁相环电路模块的改进,设计了一种高性能差分型电荷泵锁相环。该电路包括鉴频鉴相器、分频器、差分电荷泵和压控振荡器的电路结构。仿真结果表明：该差分型电荷泵锁相环的锁定时间为10μs、频率抖动为0.0002MHz、周期抖动为2 ps,与普通型电荷泵锁相环相比,可达到快锁低抖的目的。     

A PLL Clock Frequency Multiplier Using Dynamic Current Matching Adaptive Charge-Pump and VCO Frequency Reuse

A 3.5 times PLL clock frequency multiplier for low voltage different signal （LVDS） driver is presented. A novel adaptive charge pump can automatically switch the loop bandwidth and a voltage-controlled oscillator （VCO） is designed with the aid of frequency ranges reuse technology. The circuit is implemented using 1st Silicon 0.25 μm mixed-signal complementary metal-oxide-semiconductor （CMOS） process. Simulation results show that the PLL clock frequency multiplier has very low phase noise and very short capture time .     

GNSS软件接收机算法设计与仿真测试

从GNSS（global navigation satellite system）软件接收机的总体结构出发,阐述了GNSS软件接收机基本原理,设计了GNSS软件接收机的信号相关器及其工作流程,介绍了基于FFT的码并行搜索策略,在信号跟踪中详细给出了载波环路中的鉴相器和鉴频器设计。对于导航定位解算,讨论了各项误差的处理方法,包括钟差和简化的等效对流层误差模型,并给出了最小二乘法的具体实现步骤。仿真结果表明,软件接收机中采用伪码并行捕获方法、DLL环与FLL环辅助下的PLL环路算法可获得良好的效果。在考虑星钟误差、对流层误差、电离层误差和地球自转引起的偏差等误差源的条件下,最小二乘法解算的单点定位结果满足要求。     

通信系统中差分型电荷泵锁相环

高性能的锁相环芯片,是当今通信领域研究的一个重点.通过改进普通型电荷泵锁相环电路模块,设计出一种带有共源共栅电流源的差分型电荷泵锁相环,使之有效地控制时钟馈通、电流不匹配、电荷注入和电荷共享等非理想效应,保证电荷泵的充放电速度更快、抖动更低.仿真结果表明,该设计实现了快锁低抖特性.     

一种快速锁定低抖动的时钟数据恢复电路

设计了一款应用于光通信28Gb/s非归零码高速串行接收机的快速锁定、低抖动时钟数据恢复电路。为了解决时钟抖动性能和锁定时间难以兼顾的问题,在比例-积分通路分离的电路结构中,提出了锁定检测判别技术,实现了比例通路增益的可调节,使得环路能够在低抖动的情况下快速锁定。通过Cadence Spectre进行仿真,当环路中使用锁定检测判别技术时,锁定时间为400ns,抖动峰峰值为2.5ps。相较于未使用该技术的环路,锁定时间缩短了33%,抖动降低了40%。     

一种新型锁相环电路

本文根据两同频同幅方波电压信号之间相位误差脉冲电压的平均值与二者相位误差成线性关系的原理,设计成以或非门实现压控振荡,以R—S触发器,RC微分电路实现相位比较,以两支三级管实现脉宽鉴别,构成开关量形式的锁相环,并以波形分析说明该电路的工作原理和同步跟踪范围的确定,尽而克服了模拟电路锁相环相位误差电压同相位误差之间成非线性关系的缺点。     

具有预启动、防闩锁功能的1.33倍新型电荷泵设计

设计了一种基于外接泵电容的1.33倍新型电荷泵电路.电路采用了预启动和衬底电位选择结构,并利用三相时钟信号方式控制电荷泵的工作状态.采用0.5μmCMOS工艺模型利用Cadence的Specter工具进行了仿真.结果表明：所设计的电路提高了芯片的启动速度,有效防止了闩锁现象的产生;在典型的3.3 V输入电压下,电荷泵效率为93.25%.与传统电荷泵相比优势在于输出电压低,有效地降低了无用功耗.1.33倍电荷泵必将具有广泛地应用前景.     

具有软开关的高频电荷泵功率因数校正电路

对电荷泵电路实现功率因数校正(PFC)的原理及其实现条件进行分析，提出一种具有软开关的高频电荷泵PFC电路，并详细论述该电路的工作原理及其软开关实现；最后对该电路在电子镇流器中的应用电路进行仿真和试验．研究结果表明：电路的功率因数高，谐波含量小，是一种结构简单、性能优良的功率因数校正方法．     

高灵敏度GPS接收机载波跟踪环路的设计优化与实现

基于高灵敏度GPS基带信号处理器, 设计优化并实现了GPS载波跟踪环路。为了提高跟踪灵敏度, 对鉴相器的性能、环路误差、环路参数进行了分析优化, 并采用锁频环辅助锁相环结构, 同时对于需要多个乘法器、除法器的模块采用分时共享技术, 降低了资源消耗减小芯片面积。用Verilog硬件描述语言实现了所设计的载波跟踪环路, 在ModelSim中完成了RTL级代码的逻辑和功能仿真, 搭建了FPGA开发板验证平台, 并使用GPS L1波段信号源进行性能测试。测试结果表明所设计的载波跟踪环路可达到25 dB-Hz的跟踪灵敏度。单通道载波跟踪环路基于SMIC 0.18μm工艺, Design Complier的逻辑综合面积为425555μm²。     

Δ-Σ频率合成器带外量化噪声抑制技术

基于对电荷泵电流不匹配引起的高阶Δ-Σ调制器（DSM）量化噪声建模,提出一种改进型小数分频频率合成器（Frac-N）模型,即：在传统小数分频频率合成器的反馈支路上嵌入一个不含分频器的宽频带锁相环（PLL）构成的噪声滤除器（NF）。另外,为了减小鉴频鉴相器（PFD）输入端相位误差,设计了一个线性度能达到89%的电荷泵。该频率合成器采用0.18μm CMOS电路实现,仿真结果表明采用该噪声滤除技术可以对高阶DSM产生的带外量化噪声进行有效抑制。     

一种X波段宽带快速跳频频率源

针对快速跳频和低杂散的要求,提出一体化频率源设计方法,综合考虑了高速鉴频鉴相、大环路带宽设计和系统级直接数字合成(DDS)频率规划.利用这种设计方法,采用DDS激励快速锁相环(FL-PLL)结构,成功设计并实现了一种宽带快速跳频X波段频率源.实测结果表明,其输出频带为10.5～11.5 GHz;在极端1 GHz频率跳变条件下,正向跳频时间为0.42μs,负向跳频时间为0.30μs;无失真动态范围为—61.3 dBc;相位噪声为—100dBc/Hz@1kHz;最小跳频间隔为12 Hz.     

压电执行器位移自感知方法研究

在压电执行器闭环控制系统中,需要位移传感器提供位移反馈量．为了省略位移传感器,提出一种利用电子电路使压电执行器自感知其自身位移的方法．根据压电电荷几乎与位移成正比的特点,用电子电路获得驱动电荷,从电荷换算位移．提出了对压电执行器采取电压驱动和获取电荷为一体的复合驱动方法,高压运放输出作为高压驱动电源,电流积分器获得压电电荷．实验测量了带载和空载下压电双晶片和压电叠堆的自由位移,通过涡流位移传感器标定得到,双晶片位移自感知误差小于3．61％,叠堆位移自感知误差小于1．81％,实验测量了压电叠堆带载情况下的输出位移,结果表明可以用于带载位移自感知。     

两种增强可靠性的电荷泵新结构

从器件可靠性角度出发提出两种升压电荷泵新结构.一种不需用高压工艺但是需要三阱工艺,一种既不需高压工艺也不需三阱工艺,可以用普通工艺实现.仿真结果表明电路性能符合理论分析.     

高效率宽输入范围电荷泵2倍压电路的设计

提出一种无阈值损耗的电荷泵倍压电路(2倍压电路),该电路采用衬底可变单元代替二极管连接的MOS管,消除了MOS器件的体效应及阈值损耗的影响,与传统电荷泵相比效率提高了20%,获得低至1.0V的宽输入范围.基于该结构采用TSMC 0.25μm BCD工艺设计了一款2.0AUSB功率开关芯片,使用spec-tre对整体电路进行了仿真验证,结果表明:该电荷泵电路的工作状态良好,同比输出电压提高了1.0V,效率最高可达90%,基于该工艺实现的电荷泵电路的版图面积仅为0.04mm2.     

嵌入式闪存适用的新型低压高效率电荷泵电路

随着片上系统(SoC)电源电压的降低,嵌入式快闪存储器内部电荷泵电路的电压增益不断下降.为提高低电源电压下电荷泵电路的效率,提出了一个基于两路互补结构的高效率电荷泵电路,并设计了栅压提高电路与衬底调节电路,二者的共同作用可以有效地减少传输电压的损失,提高电荷泵电路的电压增益.模拟结果表明:当电源电压为1.5V时,相比于...     

基于电化学机理模型的锂离子电池参数辨识及SOC估计

采用Fisher信息矩阵进行参数可辨识性分析,解决了参数的辨识问题,进而提出了基于简化电化学机理模型SP2D(simple pseudo-two-dimensional)的SOC(电池电量)在线估计方法。实验表明,该SOC估计方法较基于等效电路模型(一阶RC模型)的SOC估计方法,可将SOC估计的平均误差减小近30%,而在电池放电中后期更可减小达60%,有效解决了在电池全工作范围内的SOC高精度估计问题。     

一种闪存适用新型高速高驱动电压泵设计

提出了一种适用于低电压供电Flash Memory的新型高速高驱动电压泵的设计方法．在分析电压泵工作原理和结构演变并指出当前实现方法在驱动和响应上的制约因素的基础上,结合目前先进Flash Memory工作电压和工作要求,提出了结合三阱工艺和CTS方法以消除体效应和阈值电压降从而提高性能的四相位电荷泵设计方法,专门对时钟驱动进行的优化,提高了响应速度．最后在0．18μm,3V工艺上仿真并和几种现存实现方法对比得以验证．