分支结构电路的可测性设计优化

在硬件设计的初期可以对硬件测试中条件分支结构引起的测试向量冗余问题加以解决.以ALU为例,提出了两种分支结构电路的可测性优化设计,通过调整分支电路的选择条件来控制测试向量的施加,在保证错误覆盖率的同时可以明显减少不必要的测试向量.     

一种闪存适用新型高速高驱动电压泵设计

提出了一种适用于低电压供电Flash Memory的新型高速高驱动电压泵的设计方法．在分析电压泵工作原理和结构演变并指出当前实现方法在驱动和响应上的制约因素的基础上,结合目前先进Flash Memory工作电压和工作要求,提出了结合三阱工艺和CTS方法以消除体效应和阈值电压降从而提高性能的四相位电荷泵设计方法,专门对时钟驱动进行的优化,提高了响应速度．最后在0．18μm,3V工艺上仿真并和几种现存实现方法对比得以验证．     

JPEG 2000高速MQ编解码器的VLSI实现

提出了一种应用于JPEG2000标准的高速MQ编解码器的VLSI架构,该架构对JPEG2000中的标准MQ编解码流程进行了优化,采用条件判断归纳化简、零检测和整体移位等方法来达到高速编解码的目的．采用3级流水线结构的MQ编解码器架构,编解码器的工作效率可以达到1bit／cycle,并且在速度与面积之间达到了很好的平衡。     

一种基于Skew-tolerant Domino的新型高速加法器

提出了一种新型的基于Skew-tolerant Domino电路的高速加法器结构,与传统的加法器电路比较,该电路可以有效地克服时钟倾斜影响,提高时钟利用效率,降低功耗,可以广泛运用在高性能处理器中。     

浮点乘法验证中的一种边界点测试方法

针对常用的随机测试生成方法的弱点,提出一种用于IEEE浮点乘法验证的边界条件筛选测试生成方法.其基本思路为:对待测算法边界条件建模;求解边界条件;用求得的解构造筛选操作数的标准;筛选操作数实现测试.应用该方法于典型芯片Intel387SX和实际设计项目C387L数学协处理器,证实该方法比随机测试生成方法更为可靠.