低噪声放大器高线性度偏置的数学证明

通信技术日新月异,通信产品的更新换代越来越快,性能越来越优,客服体验要求越来越高,无疑对通信芯片的设计提出了更高的要求和挑战。通信芯片的核心在于接收机,而接收机的关键在于低噪声放大器。低噪声放大器的核心指标是噪声、增益和线性度。低噪声放大器线性度对整个系统的线性度起着重要作用,它的非线性越小越好。低噪声放大器的线性度受偏置电路的直流阻抗影响较大。文中对一种工作在S波段,能极好地提高低噪声放大器线性度的偏置电路给出了数学证明。     

非制冷热释电红外焦平面阵列读出电路的新型结构

提出一种带有列共用结构的电容跨阻放大器(CTIA)读出结构, 以实现高线性度、低功耗、低噪声和较大输出范围。该结构可以降低像素结构的复杂性, 提高电路设计的灵活度。电路采用奇偶行交替连续读出的方式。采用0.35μm DPTM工艺, 利用该结构设计一个原型芯片。电源电压为5 V, 每列CTIA结构功耗约为29.3 μW, 线性度为99.98%。该原型芯片可以被扩展为320×240阵列。     

基于CMOS工艺的全集成高线性度可重构全球卫星导航系统射频接收机

介绍采用CMOS工艺设计全球卫星导航系统(GNSS)中射频接收机的可重构方法与高线性度技术.为完成多模多频接收,系统采用双通道结构,同时独立地接收两个不同频段的导航信号;针对不同导航系统的信号特征,接收机带宽可自由配置.此外,针对复杂环境下GNSS接收机高线性度要求,采用将混频器作为射频接收机第1级的系统结构,旁路低噪声放大器,从而提高系统线性度.GNSS射频接收机在0.18μm CMOS工艺下流片测试,工作频率在1.2/1.57GHz,噪声系数为2.5/2.7dB,镜像抑制比为28dB,最大电压增益110dB,增益动态范围73dB.采用高线性度结构后,输入1dB压缩点由-58dBm提高为-3dBm,接收机线性度显著提高.     

高线性度低功耗OTA的实现

采用衰减器技术和负反馈设计了一种新的高线性度低功耗的跨导运算放大器（OTA）.提出的OTA能有效地抑制3次谐波分量（HD3）从而使其线性度得到很大改善,同时它可以通过改变衰减器因子实现跨导可调.电路采用TSMC 0.18 m工艺在Cadence的Spectre 中进行设计与仿真,结果表明它的线性范围为-0.65~0.65 V,功耗仅为0.73 mW.最后通过一个四阶OTA-C滤波器验证了该OTA的性能.     

基于ATF54143的2.45GHz平衡式低噪声放大器设计

为了实现放大器在2.4～2.5 GHz范围内低噪声、高增益、输入输出阻抗匹配等性能指标,通过ADS2011仿真软件优化设计硬件电路,提出并加工制作了基于ATF54143的新型平衡式低噪声放大器.实测结果表明,该平衡式低噪声放大器的噪声系数低于3 dB,增益高达10 dB,输入端驻波比小于1.5,且输出端驻波比小于3.测试过程中发现在保证噪声系数较小的情况下,通过选取合适的偏置点可以明显地提高放大器的线性度.提出的平衡式低噪声放大器可以较好地应用于无线局域网领域,具有较强的实用价值.     

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求，基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier，LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡，在Cascode结构输入和输出间并联反馈电容，实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入 1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求，LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5 GHz内，整个接收芯片增益为14.6 ~15.2 dB，S11、S22<-9.8 dB，NF<2.1 dB，2.45 GHz输入1 dB压缩点为-2.7 dBm，输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性，所设计的LNA展现出了较好的线性度表现.     

一种新型PCIE3.0高线性度低功耗均衡器设计

针对PCIE3.0芯片的接收端设计一种新型高线性度低功耗均衡器,主要信号路径上只使用线性无源器件,衰减信号的低频能量的同时增强高频能量,实现增益补偿的效果.在其后端增加直流漂移补偿电路,来调整线性均衡器导致的直流漂移.该电路不受芯片工艺、电压和温度的影响,无需进行校准或者补偿,并通过仿真进行了验证.     

适用于软件无线电的高线性度、低功耗无源下变频混频器的设计

设计了一个用于软件无线电的高线性度、低功耗的无源下变频混频器,采用TSMC 65 nm CMOS工艺实现,芯片面积为0.2 mm~2,总功耗为8 mW@1.2 V.混频器中采用了改进的Gm单元,结合源级负反馈技术和MGTR技术,在提高混频器IIP_3的同时,拓宽了输入线性区域的范围.测试结果表明:线性区域的范围得到一定程度的提高,即使输入RF信号的功率为-12 dBm.混频器的IIP_3≥10.9 dBm,IIP_2≥45 dBm;在900 MHz处,混频器获得最大转换增益13.2 dB,此时NF为13.8 dB.     

基于Volterra级数的CMOS低噪声放大器的非线性分析

在分析CMOS低噪声放大器非线性来源的基础上,给出了度量低噪放线性度的重要指标三阶交调点 (IP3),并利用Volterra级数作为分析工具研究了CMOS低噪声放大器的三阶交调失真.推导得到的结果与仿真得到的结果基本吻合.     

一个单端LO输入的新型混频器电路

设计了一个基于工作在线性区的MOSFET的新型宽带混频器.此混频器以标准CMOS工艺和简单的电路实现了现代无线通讯系统高线性度、低压和低功耗的要求,工作频带宽,且只需单端本振输入,解决了本振信号的单双端变换问题.由仿真结果可知:电路工作电压为1.2 V,功耗3.8 mW,增益为13.8 dB,P-1 dB为-4 dBm,噪声为12 dB.     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

K波段低噪声集成片上CMOS接收前端设计

基于TSMC 90nm CMOS工艺,设计实现K波段片上集成CMOS接收前端。接收前端由两级差分共源共栅结构低噪声放大器、双平衡吉尔伯特单元结构下变频混频器组成。射频输入、本振输入以及模块间采用片上巴伦进行匹配。测试结果表明,在射频输入频率23.2GHz时,转换增益为27.6dB,噪声系数为3.8dB,端口隔离性能良好,在电源电压为1.2V下,功耗为35mW,芯片面积为1.45×0.60mm2。      

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

Development of cryogenically-cooled low noise amplifier for mobile base station receivers

A new circuit model for designing and manufacturing an S-band low noise amplifier(LNA) with the software,Advanced Design System(ADS),is introduced in this paper.The proposed model involves shunted impedance at the grid to achieve a stable LNA without measuring the S-parameters of transistors at low temperatures.The LNA was measured over the operation band of 2.2-2.3 GHz,which has input and output standing wave ratios below 1.2.The noise figure of the manufactured LNA was about 0.2 dB and the gain was above 22 dB,which indicated that our LNA worked well at 77 K.     

2.9～10.6 GHz CMOS两级分布式放大器

研究应用于超宽带无线通信系统中的宽带分布式放大器设计方法. 采用电感替代传输线对晶体管寄生电容进行补偿的方法实现带宽拓展. 分布式放大器既能扩大其带宽,又能保持较低的噪声系数. 该设计采用TSMC公司的RF 0.18 μm CMOS工艺,电源电压为1.8 V,功耗为104 mW. 仿真结果表明提出的分布式放大器在2.9~10.6 GHz的频带内S₂₁保持(18.7±0.9)dB的平坦增益,噪声系数最小值N_F=1.80 dB.      

具有抑制窄带干扰带阻特性的3～10GHz超宽带LNA

为在超宽带(Ultra-wideband,UWB)通信中抑制工作频带内的窄带干扰,提高接收机性能,提出了一个用于超宽带接收机的具有带阻特性的低噪声放大器(low noiseamplifier,LNA)。该放大器利用源简并电感得到实数的输入阻抗,利用输入匹配网络扩展工作带宽,利用具有带阻特性的负载网络得到宽带内的带阻特性。通过建立源简并结构超宽带LNA的电路模型,分析了超宽带LNA的放大器晶体管尺寸与功耗、增益、噪声系数之间的关系,提出了放大器晶体管尺寸的设计方法,同时给出了输入匹配网络和负载网络的电路结构和设计方法。基于SMIC 0.18μm CMOS工艺的仿真表明,通过该方法设计的LNA,其通带和阻带性都能符合设计指标要求。     

平衡式Ku波段低噪声放大器ADS仿真

平衡放大技术具有驻波特性好,增益高,易级联等特点。这里把平衡放大技术应用到Ku波段低噪声放大器的设计当中,在保证低噪声和功率增益的同时,用以提高低噪放的驻波比和增益平坦度。ADS仿真结果显示,在10～12 GHz频带范围内,低噪声放大器绝对稳定,噪声系数≤0.7 dB,功率增益达到≤10 dB,通过采用平衡放大技术,输入输出驻波比≤1.12∶1,带内波动≤0.5 dB。提高了低噪声放大器的有效工作带宽。     

多跳协作中继网络的能量分配及路由算法

为了减少无线多跳网络的能量消耗,提出了一种协作路由算法. 在传统非协作路由的基础上,通过译码-转发与放大-转发混合的协作中继方式减少路由长度. 根据信道状态信息,推导了满足源节点和目的节点之间信道容量的前提下,节点所需的最小发射功率. 结合功率分配,提出了基于路由最小功率的协作路由算法及实现方式. 仿真实验结果表明,该能量分配方式和路由选择算法在保持低功耗的同时,降低了数据误码率,提高了节点的通信可靠性和能量利用率.      

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.     

基于MSP430f2274的非接触式IC读卡器的设计与实现

针对非接触式13.56M读写器在功耗高、体积大等方面问题,提出了一种低功耗、高安全性的研究模型。模型采用MSP430F2274为主控芯片和MF RC522为射频芯片,在保证通信稳定、抗干扰力强、通信距离能达到10cm的前提下,可以使系统有效降低功耗和体积。经实验,结果表明系统3.3V供电完全适合MF RC522供电要求,实现了低功耗的完美结合。