基于ADS仿真的高线性CMOS混频器设计

提出了一种提高混频器线性度的方法：采用交叉差分的结构取代原有的混频器结构．改进后,输出信号的三次谐波会被消除,混频器的三阶截止点也得到改善．混频器工作电压1．8V,射频信号5GHz,电路采用0．18μm CMOS工艺,使用Agilent公司的先进设计系统ADS（advanced design system）对电路进行仿真设计．仿真结果表明,经过改善后,混频器IP3提高3．5dB（线性度提高）,转换增益提高4．8dB．     

具有平坦增益的3.1~10.6 GHz UWB CMOS低噪声放大器设计

提出了一种采用0.18μm CMOS工艺的3.1～10.6GHz超宽带低噪声放大器.电路的设计采用了电流复用技术与阻抗反馈结构,具有低功耗和平坦增益的特性.仿真结果显示,在3.1～10.6GHz频率变化范围内,低噪声放大器达到平均17.5dB的电压增益,输入和输出的回波损耗均低于-8dB,最小噪声系数约为2.8dB,在电源电压为1.5V下功耗约为11.35mW.     

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求，基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier，LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡，在Cascode结构输入和输出间并联反馈电容，实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入 1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求，LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5 GHz内，整个接收芯片增益为14.6 ~15.2 dB，S11、S22<-9.8 dB，NF<2.1 dB，2.45 GHz输入1 dB压缩点为-2.7 dBm，输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性，所设计的LNA展现出了较好的线性度表现.     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

基于电流复用与有源电感的UWB LNA

设计了一款超宽带低噪声放大器(UWB LNA).采用Cascode-共基极电流复用结构,直流通路时能有效降低功耗,交流通路时增加了电路的增益,并且保持了Cascode结构高反向隔离性的优点.采用有源电感替代输出级的螺旋电感,减小了芯片面积,并且通过改变有源电感等效电感值的大小,实现UWB LNA增益的调节功能.基于Jazz 0.35μm SiGe BiCMOS工艺,利用射频/微波集成电路仿真工具ADS对该UWB LNA进行了验证.结果表明:在3.1~10.6GHz频段内,增益大于14.1dB,噪声系数小于4.0dB,输入与输出反射系数均小于-10dB,频率为7GHz时输入三阶交调点为-11dBm,功耗为19.75mW.     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

0.1-1.2GHz宽带巴伦低噪声放大器设计

提出了一种可用于0.1-1.2 GHz射频接收机前端的宽带巴伦低噪声放大器(Balun-LNA).采用噪声抵消技术,输入匹配网络的沟道热噪声和闪烁噪声在输出端被抵消,在宽带内可同时实现良好的输入匹配和低噪声性能.通过分别在输入匹配级内增加共源放大器,在噪声抵消级内增加共源共栅放大器实现单端转差分功能.电路采用电流复用技术降低系统功耗.设计基于TSMC 0.18 μm CMOS工艺,LNA的最大增益达到13.5dB,噪声系数为3.2-4.1 dB,输入回波损耗低于-15 dB.在700 MHz处输入1 dB压缩点为-8 dBm,在1.8 V供电电压下电路的直流功耗为24 mW,芯片面积为0.062 5 mm 2 .     

3.1～10.6 GHz超宽带低噪声放大器设计

采用标准0.35 μm SiGe HBT工艺设计了工作频段在3.1～10.6 GHz的超宽带低噪声放大器.从宽带电路和高频电路设计的器件选择、电路结构选择等方面讨论了超宽带低噪声放大器的设计.结果表明,通过合适的电路结构和器件参数选择,可以采用0.35μm SiGe HBT工艺制备满足超宽带系统要求的低噪声放大器.在整个工作频段内所设计的低噪声放大器输入输出匹配S11和S22均优于-8dB,噪声系数为3.5dB,电路的工作电压为2.5 V,电流消耗为4.38 mA.     

用于GNSS的高增益宽带低噪声放大器

基于UMC 0.18 μm CMOS 工艺,设计了一款用于全球卫星导航系统(GNSS)的宽带低噪声放大器(LNA). 其中,采用并联反馈电阻噪声抵消结构降低整体电路的噪声,使用电感峰化技术提升工作频带内的增益平坦度,进而优化高频噪声性能. 此外,采用共源共栅结构提高电路的反向隔离度. 仿真结果表明,在电源电压为1.8 V 的条件下,低噪声放大器的-3 dB 带宽为1 GHz,最大增益为15.08 dB,在1-2 GHz 内增益变化范围为±1 dB,噪声系数为2.65-2.82 dB,输入回波损耗和反向传输系数分别小于-13 dB 和-40 dB. 芯片核心面积为740 μm×445 μm.     

0.25 μm CMOS蓝牙射频接收机前端

采用TSMC 0.25 μm CMOS工艺，设计了一种2.4 GHz CMOS低中频结构的蓝牙射频接收机前端.整个接收机前端包含全差分低噪声放大器、混频器以及产生正交信号的多相滤波器.叙述了主要设计过程并给出了优化仿真结果.采用Cadence SpectreRF进行仿真，获得了如下结果：在2.5 V工作电压下，中频输出增益为21 dB，噪声系数为7 dB，输入P 1 dB为-21.3 dBm，IIP3为-9.78 dBm，接收机前端总的电流消耗为16.1 mA.     

K波段低噪声集成片上CMOS接收前端设计

基于TSMC 90nm CMOS工艺,设计实现K波段片上集成CMOS接收前端。接收前端由两级差分共源共栅结构低噪声放大器、双平衡吉尔伯特单元结构下变频混频器组成。射频输入、本振输入以及模块间采用片上巴伦进行匹配。测试结果表明,在射频输入频率23.2GHz时,转换增益为27.6dB,噪声系数为3.8dB,端口隔离性能良好,在电源电压为1.2V下,功耗为35mW,芯片面积为1.45×0.60mm2。      

平衡式Ku波段低噪声放大器ADS仿真

平衡放大技术具有驻波特性好,增益高,易级联等特点。这里把平衡放大技术应用到Ku波段低噪声放大器的设计当中,在保证低噪声和功率增益的同时,用以提高低噪放的驻波比和增益平坦度。ADS仿真结果显示,在10～12 GHz频带范围内,低噪声放大器绝对稳定,噪声系数≤0.7 dB,功率增益达到≤10 dB,通过采用平衡放大技术,输入输出驻波比≤1.12∶1,带内波动≤0.5 dB。提高了低噪声放大器的有效工作带宽。     

Development of cryogenically-cooled low noise amplifier for mobile base station receivers

A new circuit model for designing and manufacturing an S-band low noise amplifier(LNA) with the software,Advanced Design System(ADS),is introduced in this paper.The proposed model involves shunted impedance at the grid to achieve a stable LNA without measuring the S-parameters of transistors at low temperatures.The LNA was measured over the operation band of 2.2-2.3 GHz,which has input and output standing wave ratios below 1.2.The noise figure of the manufactured LNA was about 0.2 dB and the gain was above 22 dB,which indicated that our LNA worked well at 77 K.     

2.45GHz单级低噪声放大器的设计

设计了一种基于高电子迁移率晶体管ATF54143的单级低噪声放大器,采用ADS软件进行了设计优化。仿真结果表明在2.45 GHz处噪声系数小于1.5 d B,增益大于16.4 d B,稳定系数大于1.1,输入与输出的电压驻波比都小于1.1。在仿真基础上进行了实物加工,实测结果在2.45 GHz处|S21|为8.3 d B,|S11|和|S22|最小值分别为-13.5 d B,-17.2 d B,1 d B压缩点的输出功率约为10 d Bm。该放大器可应用于S波段的无线局域网,射频识别和北斗导航系统等领域。     

C波段三截面阶梯阻抗(SIR)滤波器的设计

SIR滤波器有尺寸小,成本低,易于集成和寄生通带可调节等特点,在微波电路中有着广泛的应用。文中根据项目的需求对SIR滤波器的小型化和寄生通带调节进行研究,通过HFSS仿真软件设计了一个三截面SIR滤波器,中心频率为7.0 GHz,带宽为6.5～7.5 GHz,带内插损优于1.5 dB,在4.0 GHz和9.0 GHz处抑制度大于55 dB。该滤波器结构充分利用空间,比经典发夹型缩小近20。调节寄生通带的变量增加,调节更加灵活,仿真显示在带宽的二倍谐波处抑制度优于35 dB。     

基于LTCC技术的S波段双工器的设计

本文借助LTCC的多层结构,先设计出了带传输零点的带通滤波器（BPF）。并通过匹配网络,利用HFSS仿真软件对其参数进行优化仿真,设计出了一种基于LTCC技术的S波段双工器。该双工器尺寸为18.3mm×15.6mm×0.5mm、在2.03GHz和2.19GHz处的插入损耗小于-3.72dB。在频率1.87GHz和2.34GHz处衰减大于-55dB,有效的抑制了阻带上的本振信号及其镜象信号。S13小于-12dB,体现了两端口之间的良好的隔离度,满足了该双工器设计指标和小型化的目的。     

一种应用于WLAN/WiMAX的双频天线

文中设计了一种应用于WLAN和WiMAX的双频微带天线,天线采用共面波导馈电,由2个伞形偶极子贴片产生2个带宽,该天线印刷在尺寸为20 mm×30 mm×1.6 mm、介电常数为2.65的聚四氟乙烯介质基板上.利用高频结构仿真软件HFSS对所设计的天线进行仿真和分析,通过对影响天线性能的关键参数进行研究和分析,并对该天线进行优化,得出该天线的具体尺寸.仿真和实验结果表明,该天线的-10 dB的阻抗带宽分别为1 700 MHz（2.3~4 GHz）和1 000 MHz（5~6 GHz）,能够满足WLAN（2.4~2.484 GHz/5.15~5.35 GHz/5.725~5.825 GHz）和WiMAX（2.5~2.69 GHz/3.4~3.69 GHz/5.25~5.850 GHz）的通信需求以及低端UWB通信需求.该天线结构简单,体积小,在工作带宽内有很好的全向辐射特性和较高的增益.     

1．8GHz基站前端射频低噪声放大器的仿真与实现

介绍了一种1．8GHz基站前端射频低噪声放大器（LNA）的设计方法，采用Agient公司的仿真软件ADS对其进行了仿真和优化，同时完成了实物加工和测试．测试结果表明，采用本方案设计的LNA增益约为12.5dB，噪声系数约为1．3dB，性能稳定，完全达到了通信接收机中对LNA指标的要求．