Zigbee接收机内嵌CMOS程控增益放大器设计

针对低中频结构Zigbee接收机,设计一个CMOS程控增益放大器,在低功耗下实现了宽dB线性动态范围和高线性度。程控增益放大器提供70dB数字控制的线性动态范围,增益步长为2dB,增益误差≤±1dB,工作带宽1MHz～3MHz,最大增益时IIP3为1.86dBm,功耗3.14mW。采用SMIC 0.18 CMOS工艺,供电电压1.8V。     

0.25 μm CMOS蓝牙射频接收机前端

采用TSMC 0.25 μm CMOS工艺，设计了一种2.4 GHz CMOS低中频结构的蓝牙射频接收机前端.整个接收机前端包含全差分低噪声放大器、混频器以及产生正交信号的多相滤波器.叙述了主要设计过程并给出了优化仿真结果.采用Cadence SpectreRF进行仿真，获得了如下结果：在2.5 V工作电压下，中频输出增益为21 dB，噪声系数为7 dB，输入P 1 dB为-21.3 dBm，IIP3为-9.78 dBm，接收机前端总的电流消耗为16.1 mA.     

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求，基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier，LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡，在Cascode结构输入和输出间并联反馈电容，实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入 1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求，LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5 GHz内，整个接收芯片增益为14.6 ~15.2 dB，S11、S22<-9.8 dB，NF<2.1 dB，2.45 GHz输入1 dB压缩点为-2.7 dBm，输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性，所设计的LNA展现出了较好的线性度表现.     

一种高线性度的射频收发开关的设计

基于0.18 μm射频锗硅工艺,提出了一种可广泛应用于无线通信系统的低插入损耗和高线性度的射频开关电路.该电路利用特殊的深N阱工艺、高衬底电阻器件,采用经典的串并联堆叠结构开关电路,实现了低插入损耗和高线性度的目的.测试结果显示:在频率为2.4 GHz下,插入损耗,隔离度和1 dB压缩点分别为-1 dB,- 34 dBm和23 dBm.     

新型高线性度双平衡CMOS混频器芯片的设计

设计了一款用于无线通信射频系统的新型双平衡混频器芯片,该混频器的输出信号中不存在与射频输入信号相关的二次非理想项,具有高线性度.该混频器基于新型乘法器结构,在两个工作于线性区的对称金属氧化物半导体(MOS)晶体管的源、漏两极加入差分射频信号,在其栅极加入差分本振信号,从而以低复杂度方式实现射频信号与本振信号的双平衡混频或相乘;采用差分推挽放大器及源随器作为芯片的输出缓冲接口,改善了芯片与片外电路之间的隔离度,提高了功率增益和输出匹配性能.芯片采用0.18 μm射频(RF)互补金属氧化物半导体(CMOS)工艺流片,实现超宽频带范围内的信号混频或相乘,1 dB压缩点2.9 dBm,三阶交调16 dBm,总功耗25 mW,芯片性能良好,可以满足高性能、超宽带、高速无线通信系统的要求.     

用于UHF RFID零中频接收机的混频器设计

基于SMIC 0.18.μm CMOS工艺,设计了一种应用于超高频(UHF)射频识别(RFID)系统零中频接收机的混频器.在对传统吉尔伯特混频器的噪声指标进行深刻分析的基础上,采用动态电流注入技术,设计出了一种低噪声、高线性度的混频器.动态注入电路有选择地向跨导级注入适当电流,大大抑制了开关管中的闪烁噪声,从而提高了混频器的整体噪声性能,同时又不影响混频器的线性度.在1.8V电源电压下,仿真显示,该混频器取得11.3dB的噪声系数、-5.58 dBm的输入l dB压缩点、26.04 dB的转换增益.芯片仅消耗7.2 mW功耗,占用404 μm*506 μm芯片面积.     

一个单端LO输入的新型混频器电路

设计了一个基于工作在线性区的MOSFET的新型宽带混频器.此混频器以标准CMOS工艺和简单的电路实现了现代无线通讯系统高线性度、低压和低功耗的要求,工作频带宽,且只需单端本振输入,解决了本振信号的单双端变换问题.由仿真结果可知:电路工作电压为1.2 V,功耗3.8 mW,增益为13.8 dB,P-1 dB为-4 dBm,噪声为12 dB.     

适用于软件无线电的高线性度、低功耗无源下变频混频器的设计

设计了一个用于软件无线电的高线性度、低功耗的无源下变频混频器,采用TSMC 65 nm CMOS工艺实现,芯片面积为0.2 mm~2,总功耗为8 mW@1.2 V.混频器中采用了改进的Gm单元,结合源级负反馈技术和MGTR技术,在提高混频器IIP_3的同时,拓宽了输入线性区域的范围.测试结果表明:线性区域的范围得到一定程度的提高,即使输入RF信号的功率为-12 dBm.混频器的IIP_3≥10.9 dBm,IIP_2≥45 dBm;在900 MHz处,混频器获得最大转换增益13.2 dB,此时NF为13.8 dB.     

一种全频段GNSS应用的低噪声放大器

设计一种满足全频段全球卫星导航系统(global navigation satellite system,GNSS)接收机应用要求的低噪声放大器(low noise amplifier,LNA)。为提高射频前端的集成度并降低成本,提出一种基于发射极电感负反馈结构宽带LNA的实现方法,并对电路结构、宽带输入阻抗匹配和噪声性能进行分析。电路采用0.18μm SiGe BiCMOS工艺设计和实现。研究结果表明:在GNSS全频段范围(1 164~1 610 MHz)内,输入回损大于8.0 dB,输出回损大于8.9 dB,噪声系数低于1.30 dB,功率增益高于14.9 dB,输入三阶互调点为-5.8 dBm。芯片最低功耗为9.6 mW,面积约为600μm×650μm。     

基于分集接收技术的可见光接收机前端电路

为了减弱噪声对可见光通信质量的影响,提高可见光通信系统的抗干扰性,基于台积电180 nmCMOS工艺,提出了一种抗噪能力较强的可见光接收机前端电路.电路主要包括跨阻放大器、限幅放大器、直流偏移消除网络和输出缓冲级.输入端对信号进行两路接收,通过印制电路板绘制把外部两个光电二极管相连,对接收到的光电流信号进行等增益合并,合并信号作为输入信号提供给光接收机模拟放大电路,这种设计实现了分集接收技术,提高了光通信系统的信噪比.跨阻放大器采用调节型共源共栅结构,共源结构作为反馈环路,降低芯片的输入阻抗,共漏结构提高了跨阻放大器的带负载能力.限幅放大器采用改进CherryHooper型限幅放大器结构,引入反馈电阻降低级间等效电阻,扩展有效带宽,并通过增加负载电阻为支路提供偏置电流,有效提高了电路的输出范围.测试结果表明,在电源电压为1.8 V、光电探测器等效电容为5 pF时,光接收机的跨阻增益为88 dBΩ,-3 dB带宽为510 MHz,在误码率小于3.8×10-3的条件下实现了600 Mb/s的数据传输.芯片功耗为43.62 m W,整体面积为624μm×823μm,当误码率为10-9时,基于分集接收的光接收机的灵敏度为-11.5 dBm.对比实验表明,分集接收技术降低了可见光通信的误码率,提高了通信质量,因此基于分集接收技术的光接收机有望应用于室内可见光通信系统领域.     

应用于OFDM超宽带系统中的0.18 μm Gm-C滤波器和可变增益放大器的设计

设计了一种应用于OFDM UWB系统中的完全采用CMOS工艺的滤波器和VGA.滤波器采用5阶Chebyshev近似、G-mC biquad结构,转折频率为264 MHz,OTA采用伪差分结构以提高滤波器的线性度;VGA采用跨导增强型源级负反馈结构来控制增益,并加入源级负反馈电容进行高频补偿以拓展带宽.采用DC OffsetCorrection电路降低直流失调,并通过数字控制电容阵列(DCCA)来实现滤波器的转折频率的调谐.电路采用0.18μm CMOS工艺,1.8 V电源电压.电路的仿真结果表明滤波器和VGA系统的增益为6~48 dB,可变增益为42 dB,6 dB/step,在输入电压峰峰值为100 mV时THD小于-54 dBc,线性度为-6.35 dBV,噪声系数在通带内小于25 dB,消耗电流为30 mA.     

用于GNSS的高增益宽带低噪声放大器

基于UMC 0.18 μm CMOS 工艺,设计了一款用于全球卫星导航系统(GNSS)的宽带低噪声放大器(LNA). 其中,采用并联反馈电阻噪声抵消结构降低整体电路的噪声,使用电感峰化技术提升工作频带内的增益平坦度,进而优化高频噪声性能. 此外,采用共源共栅结构提高电路的反向隔离度. 仿真结果表明,在电源电压为1.8 V 的条件下,低噪声放大器的-3 dB 带宽为1 GHz,最大增益为15.08 dB,在1-2 GHz 内增益变化范围为±1 dB,噪声系数为2.65-2.82 dB,输入回波损耗和反向传输系数分别小于-13 dB 和-40 dB. 芯片核心面积为740 μm×445 μm.     

应用于DCS1800,PCS1900,WCDMA Bluetooth的多模窄带低噪声放大器

采用SMIC 0.13μm CMOS工艺设计并实现了一种多模差分窄带低噪声放大器,可以用于DCS1800,PCS1900,WCDMA和Bluetooth等多种无线接收机系统.电路采用共源共栅源极退化电感结构,输出为LC并联谐振网络,通过开关调节电容阵列改变谐振频率;输入采用片外可调匹配网络,实现不同频带下输入阻抗匹配,使低噪声放大器工作在不同通信标准下.考虑了静电保护和焊盘等引入的寄生电容,分析了输入阻抗、增益、噪声和线性度等关键参数,提出了输入阻抗匹配和噪声优化措施.测试结果显示,在DCS1800,PCS1900,WCDMA,Bluetooth模式下:噪声系数分别为2.3,2.3,2.4,2.5 dB;功率增益分别为8.0,8.8,9.3,9.4 dB;输入三阶交调点分布为-9.0,-6.3,-2.6,-1.5 dBm.在1.2 V电源电压下消耗电流3.3 mA.     

基于ADS仿真的高线性CMOS混频器设计

提出了一种提高混频器线性度的方法：采用交叉差分的结构取代原有的混频器结构．改进后,输出信号的三次谐波会被消除,混频器的三阶截止点也得到改善．混频器工作电压1．8V,射频信号5GHz,电路采用0．18μm CMOS工艺,使用Agilent公司的先进设计系统ADS（advanced design system）对电路进行仿真设计．仿真结果表明,经过改善后,混频器IP3提高3．5dB（线性度提高）,转换增益提高4．8dB．     

超高频RFID读卡器接收前端低噪声放大器设计

基于0.5 μm CMOS工艺设计了一种应用于超高频段射频识别系统读卡器接收前端的低噪声放大器.该电路采用带有源极退化的单端共源共栅结构,借助Cadence仿真环境完成了电路的仿真分析.仿真结果表明,在中心工作频率922.5 MHz上,电路具有良好的性能,各指标分别为:噪声系数(NF)0.828 4 dB,输出增益(S21)23.37 dB,输入反射系数(S11)-36.65 dB.输出反射系数(S22)-58.03 dB,反相隔离(S12)-44.79 dB,三阶交调点(IIP3)-13.157 2 dBm.     

2.4 GHz 0.18 μm CMOS Doherty 功率放大器设计

采用SMIC 0.18 μm CMOS 工艺设计了一款2.4 GHz Doherty结构功率放大器.两子功放均采用两级放大结构,提高了功放的功率增益和功率附加效率（PAE).模拟显示最大功率输出为28.75 dBm,对应PAE为43％,功率1 dB压缩点输出功率为26.71 dBm, 对应PAE为38％.功率增益为24 dB.与以往报道的CMOS Doherty功放相比,PAE和功率增益均得到了明显的改善.     

0.1-1.2GHz宽带巴伦低噪声放大器设计

提出了一种可用于0.1-1.2 GHz射频接收机前端的宽带巴伦低噪声放大器(Balun-LNA).采用噪声抵消技术,输入匹配网络的沟道热噪声和闪烁噪声在输出端被抵消,在宽带内可同时实现良好的输入匹配和低噪声性能.通过分别在输入匹配级内增加共源放大器,在噪声抵消级内增加共源共栅放大器实现单端转差分功能.电路采用电流复用技术降低系统功耗.设计基于TSMC 0.18 μm CMOS工艺,LNA的最大增益达到13.5dB,噪声系数为3.2-4.1 dB,输入回波损耗低于-15 dB.在700 MHz处输入1 dB压缩点为-8 dBm,在1.8 V供电电压下电路的直流功耗为24 mW,芯片面积为0.062 5 mm 2 .     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

WCDMA直放站应用的线性化功率放大器

采用一种应用三阶交调信号发生器产生的交调信号反相对消掉功率放大器自身的交调分量改善功率放大器的线性度的射频预失真方法,设计和实现了应用于WCDMA直放站的预失真线性化功率放大器.实测结果表明,在2.11～2.17 GHz频带内,功率放大器在输入1MHz间隔的双音频信号条件下,输出功率42dBm,增益56dB,三阶交调失真比达到-70dBc,三阶交调改善量大于25dB.功放输入-14dBm的双载波WCDMA信号时,输出功率达到42dBm,相邻信道功率比(ACPR)达到-50dBc,改善量达到9dB.     

应用于P波段及L波段AESA的射频发射前端

基于TSMC 0.18μm RFCMOS工艺,设计了一款应用于P波段和L波段(405 M-2.2 GHz)的全集成射频发射前端芯片.系统由单转双巴伦、混频器、可变增益放大器和驱动放大器组成,系统架构基于改进的直接上变频方案.基带和本振端口的巴伦采用了一种能够同时实现噪声和非线性消除及宽带阻抗匹配的结构,混频器使用了正交双平衡基尔伯特结构,可变增益放大器基于跨导可变的共源共栅结构进行设计,驱动放大器采用了具有高线性度和宽带匹配特性的推挽结构.后仿真结果表明,在3.3 V电源电压下,该发射前端直流电流为76 m A,版图面积为2.4 mm×2.0 mm;具有可控电压增益10-30 dB;输出1 dB压缩点大于10.8 dBm;中频大于25 MHz时,噪声系数小于8 dB;基带和射频端口反射系数小于-20 dB,本振端口反射系数小于-15 dB.