排序方式： 共有3条查询结果，搜索用时 15 毫秒
1
1.
使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。 相似文献
2.
设计并实现应用于WiMAX的1.2 V连续时间三角积分（Δ-Σ）调变器的芯片,该调变器主要包含主动式电阻电容（active-RC）电路、数据加权平均（DWA,data-weighted averaging）电路、回授DAC电路和四位元（4-bit）量化器,芯片设计使用TSMC 0.18μm CMOS的制程来实现。量测结果显示,在取样频率160 MHz、超取样比（OSR,oversampling ratio）为8、频宽为10 MHz时,最大的讯号杂讯比（SNR,signal-to-noise ratio）与 相似文献
3.
以TSMC 0.18μm CMOS制程实现10住元(10-bit)、每秒取样2×10<'7>次、操作电压1.8 V的管线式(pipeline)模拟数字转换器(ADC)芯片.本设计主要是使用1.5-bit/stage架构,并且配合运算放大器(op amp)共享(sharing)技术,拔除传统第一级取样保持放大器(SHA,sample and hold amplifier)以节省功耗.此芯片的量测结果为输入信号频率2 MHz时,输出的SNDR与ENOB各为46.2 dB与7.32-bit,包含焊线垫片(pad)的芯片面积为1.54(1.391×1.107)mm<'2>,芯片功耗为29.2 mW. 相似文献
1