一种12-bit 50-MS/s 4-mW带比较器失调校正的逐次逼近型模数转换器

本文设计了一款低功耗12-bit 50-MS/s逐次逼近型模数转换器,提出了一种动态比较器失调电压校正技术,取代了采用预放大器降低比较器失调电压的传统方法,解决了比较器低功耗和高精度之间的矛盾;基于时分复用的方法,改进了转换器核心数字逻辑,只需传统结构1/2的硬件电路便能实现相同的功能.此外,本文针对桥接电容和寄生电容引入的非线性问题做了详细的分析和公式推导.本设计采用SMIC 65nm标准CMOS工艺,核心芯片供电电压为1.2V,采样速率为50MS/s,版图后仿真结果表明,该ADC可达到71.5dB的信噪比和84.5dB的无杂散动态范围,功耗为4mW,芯片核心面积为0.3×0.2mm2.     

2.5Gb/s低噪声差分交叉耦合跨阻放大器的设计与实现

本文基于UMC 0.18 μm CMOS工艺,设计了一款低噪声交叉耦合结构的跨阻放大器.该电路由优化的调节型共源共栅(RGC)结构和输出缓冲级构成,其中采用两级共源放大器作为RGC结构的辅助放大器,用于提升电路的等效跨导和带宽.此外,通过优化电路参数以及在输入端引入阶梯型无源匹配网络来进一步拓展带宽和降低电路噪声.测试结果表明,在探测器等效电容为300pF时,所设计跨阻放大器芯片的-3d B带宽为2.2GHz,跨阻增益为61.8d B?,平均等效输入噪声电流谱密度仅为9 pA/(Hz)~(1/2),成功实现了2.5Gb/s的传输速率.在1.8V电源电压下,芯片功耗为43m W,包括焊盘在内的芯片总面积为1×1mm~2.     

一种适用于802.11a/g无线局域网接收机的实时压扩开关电容模拟基带电路(英文)

由于采用正交频分复用(OFDM)技术,802.11 a/g无线局域网接收机的模拟基带电路需要克服12 dB峰均功率比(PAPR).本文设计了一种基于实时压扩方式的模拟基带电路,主要包括5阶开关电容低通滤波器和10-bit流水线模数转换器.滤波器的截止和时钟频率分别为10 MHz和100 MHz,模数转换器的采样时钟为25 MS/s.经滤波器压缩的信号直接经过模数转换器,同时信号扩展在后端数字域完成,无需采用模拟放大器恢复信息.因为动态范围扩了2 bit,基于压扩方式的模拟基带功耗大约为传统基带的四分之一.本设计采用1.2 VIBM CMOS工艺实现,设计功耗为75mW.     

低功耗33MHz采样频率,10比特流水线结构的模数转换器

介绍了一个 33MHz,10bit,3 3V流水线结构的模数转换器 (ADC) .该ADC采用了一种带预放大级的运算放大器和一种动态比较器来降低功耗 ;采用了电荷泵电路来提升时钟信号的电压 ;采用了一个恒跨导偏置电路 .本芯片在 0 35 μmCMOS工艺上实现 ,芯片面积为 1 2× 0 .4mm2 .芯片工作在 33MHz时功耗为 6 9 4mW ,采样 16MHz正弦信号时的信噪比 (SNDR)为 5 8 4dB .     

流水线模数转换器中高速低功耗开环余量放大器的设计

为了降低流水线模数转换器(ADC)中余量放大器的功耗并提高其速度,提出了一种新的开环余量放大器结构及其增益控制方法.该放大器采用简单差动对结构,并使用放大器的复制电路和一个差动差值放大器来控制主放大器输入对管的跨导,以稳定开环余量放大器的增益.所提出的放大器结构可以工作在低电源电压下,而且不需要共模反馈电路,与采用共源共栅结构和共模反馈的开环放大器相比,功耗更低,响应速度更快.仿真结果表明,所提开环余量放大器的功耗仅为5.5mW,在满幅度阶跃输入的情况下,输出建立时间小于3ns.将该开环余量放大器应用到采用数字校准的流水线ADC中,实现了采样率为4×107s-1的12位模数转换.     

一种新颖的全差分CMOS运算放大器的设计

研究了一种全差分高增益、宽带宽CMOS运算跨导放大器 (OTA) .放大器采用三级折叠 级联结构 ,结合附加增益提高电路 ,大幅提高整个电路增益的同时获得较好的频率特性 ,采用 0 .35 μmCMOSN阱工艺设计 .HSPICE模拟结果放大器的带宽为 2 15MHz(相位裕度 6 2 .2°) ,开环增益为 10 3dB ,功耗仅为 2 .0 1mW .     

一种基于分段电容的低功耗SARADC设计

针对当前物联网技术对功耗的严格要求,设计了一种基于分段电容的低功耗SAR ADC电路.电路通过使用分离电容阵列来降低整个CDAC所需要的单位电容数和ADC的功耗.同时采用了分离电容校正技术来降低整体CDAC的非线性和失调校正技术来降低比较器电路的失调.在0.18,mm CMOS工艺下完成了一款10-bit 10-Msample/s的电路原型设计及相应的版图设计和验证工作,带有PAD的芯片整体面积为1,2mm.芯片后仿真结果表明:该转换器在校正情况下,4.89,MHz输入信号频率下信号噪声谐波比(SFDR)为61.43,dB,比不校正提高了54%,;有效位数达到9.90,bit,比不校正提高了3.7,bit;在1.8,V电源电压下功耗仅为255.61,mW.     

基于CMOS工艺的并联双反馈跨阻放大器的设计与实现

针对传统调节型共源共栅(RGC)跨阻放大器在带宽和增益方面的不足,提出1种可拓展带宽和优化平坦度的并联双反馈结构的全差分跨阻放大器.另外,采用反相器替代共源极辅助放大器来提高增益,减小等效输入噪声电流.输出缓冲级的输入端引入无源电感形成π型网络,以抵消其寄生电容.基于UMC 0.18μm CMOS工艺,制备出所设计的跨阻放大器芯片,并将其压焊在FR-4基材的印刷电路板上.测试结果表明,差分跨阻放大器的-3 d B带宽为3.5 GHz,总跨阻增益达60 d BΩ,工作频带内的群延时波动小于25 ps,平均等效输入噪声电流密度为18.72 pA/√Hz.在1.8 V工作电压下,芯片功耗为32.4 mW,裸片面积为800μm×600μm.     

2.5 Gbit/s无电感高灵敏度宽动态范围前置放大器设计

基于0.18μm RF CMOS工艺设计一种应用于无源光网络光接收机的无电感型2.5 Gbit/s前置放大器。该前置放大器主要包括跨阻放大器、单端转差分运算放大器和输出级电路。跨阻放大器基于3级推挽反相器结构,具有高增益和低噪声的特点,提高前置放大器的灵敏度;分析零点补偿原理,设计位于反馈环路之中的虚零点,提高跨阻放大器的工作速率,增加稳定性。提出一种新的具有自适应功能的自动增益控制技术,使得跨阻放大器在不同光输入功率下保持带宽不变,环路稳定,具有宽动态范围特性。研究结果表明:在误码率为10-10,传输速率为2.5 Gbit/s时,该前置放大器的接收光灵敏度高达-29 d B·m,输入最大光功率为2 d B·m,动态范围达31 d B·m;在1.8 V的电源电压下,芯片功耗为30 m W,芯片总面积为1×0.7 mm2。     

一种有源自偏置的Ku波段CMOS低噪声放大器

基于源简并电感共源共栅结构,设计了1种有源自偏置低噪声放大器,既可消除偏置电路功耗,又能克服无源自偏置噪声较高的缺点;另外利用键合线作为高Q值电感元件,进一步降低噪声系数并减小芯片面积.所设计低噪声放大器采用TSMC 0.18μm CMOS工艺进行优化设计并流水制备.仿真结果表明,在12-16GHz频段内,噪声系数NF低于3.2 d B,输入3阶交调点IIP3为1.573 d Bm.研制芯片面积为540μm×360μm,在1.8 V电压下,消耗16 m A电流.结果表明芯片测试实现在12.2-15.5 GHz频段上,输入输出反射性能良好,正向增益S_(21)6 d B,反向隔离度S_(12)-32.5 d B.