一种低功耗测试图形的生成方法

为解决测试图形生成电路功耗高、硬件开销大、故障检测难等问题,提出了一种用于内建自测试的低功耗测试图形生成方法。该方法将种子向量和SIC计数器生成向量进行运算,产生MSIC测试向量。通过设计一种可配置SIC计数器和种子生成电路,证明了该方法中任意的2个MSIC图形在任何情况下都是相异的。以国际基准测试电路ISCAS’89为对象,在nangate 45nm工艺上的仿真实验表明,基于该方法的测试生成电路的平均功耗占被测电路正常工作时平均功耗的1%～3%;与传统的伪随机测试生成电路相比,该测试生成电路的测试功耗降低了5.48%～66.86%,且其所生成的测试图形具有唯一性、低跳变等特性。     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.     

一种基于电路自反馈的测试向量产生算法

内建自测试（BIST）是可测性设计中常用的方法,其中的测试电路部分要占用一定的芯片面积。提出并实现了一种基于电路自反馈的测试向量产生算法,通过将被测电路中的一些内部节点反馈连接到被测电路的输入端,由电路自己施加测试向量进行测试。该方法可以减少BIST的面积开销,实现全速测试,同时还能保证较高的故障覆盖率。     

一种易于线性压缩的测试图形生成方法

为解决VLSI测试中数据量大、功耗高和故障检测难等问题,提出一种易于线性压缩的测试图形生成方法(LCG法).与传统方法不同,LCG法先解析出一类每个向量内部具有线性关系的测试序列,这种线性关系是基于单输入变化序列的,构成的测试序列可有效地减少被测电路内部的开关活动.测试生成时只需搜索测试向量少量的位值,其他位的值按预定义的线性关系解析出,再通过故障模拟的方法确认测试图形.压缩后的测试图形为其少量位的内容,具有压缩率高、易于实现、功耗低和覆盖率高的特点.对ISCAS89中5个最大的基准电路的实验结果表明,LCG法在固定故障覆盖率大于96%的情况下,压缩率都在10倍以上,甚至可以达到100倍以上.     

逻辑内建自测试双重过滤测试点选取策略

为有效改善逻辑内建自测试(logic built-in self-test,LBIST)因使用伪随机向量发生器生成测试图形,而导致相关应用芯片故障覆盖率指标较低的问题,便于控制、较易调整的测试点插入(test point insertion,TPI)技术被广泛应用。然而,在TPI的测试点选取过程中通常基于"故障覆盖率优先"准则,进而使部分测试点面积开销过高。针对此问题,通过对现有主流选取策略的分析,提出一种应用于LBIST的双重过滤测试点选取策略。该策略首先通过预过滤,获得高故障覆盖率/低面积开销的单一测试点集,以保障TPI整体质量;其次,通过全局测试点滤取,滤除故障覆盖高度重合的单一测试点,完成符合边界条件的TPI。实验表明,该策略与目前较新颖的紧凑型单元感知测试点选取策略相比,故障覆盖率提升4.15%,减少测试面积开销5.72%,充分证明该策略在提高故障覆盖率和减小测试面积上的优势。     

布线约束下的低功耗扫描测试

分析了扫描测试过程中功耗产生的原因,研究了扫描触发器跳变对内部组合逻辑锥的影响,并对其进行建模,将计算得到的影响函数值作为扫描链重排序的依据.然后,基于扫描链结构的特殊性,分析了布线约束对扫描链重新排序的影响,并将布线约束简化,提出了一种同时兼顾低功耗和布线约束的算法.该算法不需要迭代,通过一次运行即可得到扫描链重排序的结果,在保证后端设计可行性的前提下,尽可能减少了高影响值扫描单元上的跳变次数,实现了对扫描测试功耗的优化.基于电路测试算例以及ISCAS89基准电路集中的电路s298和s5378,进行了仿真实验,结果表明:所提算法可以使扫描测试功耗降低12%,对故障覆盖率以及测试时间没有任何影响,而且不需要任何硬件开销,可应用于芯片的量产测试.     

时钟低摆幅三值双边沿低功耗触发器的设计

通过对各类多值触发器的研究,提出了一种反馈保持型时钟低摆幅三值双边沿低功耗新型触发器(Feedback Keeper Low-swing Clock Ternary Low-Power Double-Edge-Triggered Flip-Flop,FK-LSCTLPDFF)设计方案。该方案利用反馈保持避免电路因输入信号瞬间毛刺引起的错误翻转,利用时钟信号双边沿跳变敏感抑制冗余跳变,利用时钟低摆幅降低三值触发器功耗。该电路与三值单边沿触发器相比,在保持相同数据吞吐量的条件下,可使时钟信号的频率减半,从而降低整个电路的系统功耗。通过PSPCIE模拟,验证了所设计电路具有正确逻辑功能,低功耗特性明显。     

基于输入向量控制和传输门插入的电路NBTI老化缓解

针对现有方案通过输入向量控制(input vector control,IVC)结合门替换(gate replacement,GR)技术缓解负偏置温度不稳定性(negative bias temperature instability,NBTI)引起的电路老化,存在GR应用可能破坏IVC抗老化效果的问题,文章提出了一种基于IVC和传输门(transmission gate,TG)插入的抗NBTI老化方案。将目标电路切分为多个逻辑锥子电路,然后对各子电路进行动态回溯得到其最优输入控制向量,在恢复各子电路的连接时,通过插入TG消除连线位置出现的逻辑冲突,最后得到由子电路合并后的目标电路的最优输入控制向量。采用相同条件的实验结果表明,与现有方案相比,本文方案提高了电路平均时延退化改善率超过1倍,且面积开销和电路固有时延也明显降低,更好地缓解了电路老化效应。     

CMOS组合电路开路故障的BIST探讨

对CMOS组合电路开路故障的测试方法进行了探讨.一种方法通过对电路输出的跳变次数进行计数,然后与无故障电路输出的跳变次数的期望值进行比较,可以检测到所有的开路故障,对于有n个输入端的电路完成测试需要6×2n个测试向量.另一种方法基于种子存储的自适应BIST方法,该方法充分利用开路故障的特征,实例验证表明能够在3×2n+1个时钟周期内完成对CMOS组合电路开路故障的测试,它在不用修改被测电路网络的前提下可对多开路故障达到完全的测试.     

基于随机访问扫描的低功耗确定性测试方案

大规模高密度的集成电路在测试中面临着测试数据量大、测试时间长和测试功耗高的问题.为此提出了一种基于随机访问扫描(random access scan,RAS)的混合模式测试体系结构,该测试方法先通过自动测试模式生成一个确定测试集,再将确定测试集嵌入片上生成的测试序列中进行确定性测试.测试分两个阶段进行,第一阶段利用块固定折叠计数器生成的具有块固定特征的测试模式序列,测试电路中的大部分故障;第二阶段,通过位跳变方法生成确定测试模式,测试剩余的难测故障.在ISCAS-89基准电路上的实验结果表明,该方案不仅减少了测试存储量和测试时间,而且有效地降低了测试功耗.     

Low Carbon Low Alloy Submicro-Steel with Nano-Precipitates

A submicro-steel sheet was successfully fabricated by severe warm-wiling at 773 K through a single pass. The microstructure was characterized first and the thermal stability of the submicro-steel was investigated by annealing the steel at different temperatures.Results indicate that grains are nearly equiaxial with an average diameter of 300 nm for grains near to the surface and 600 nm for grains at the center of the sheet and the submicro-steel can be subjected to annealing at 773 K without obvious grain growth. The formation of the submicro-structure can be related to a severe plastic deformation-induced grain refinement mechanism. The unusually high thermal stability can be attributed to the pinning effect of numerous uniformly-distributed nano-precipitates in the steel. The average diameter of the larger precipitates is about 30 nm and the smaller less than 10 inn.     

一种带保护电路的低功耗LDO

为了保护芯片不受电源电压起伏的影响,设计了一种应用于移动多媒体广播(CMMB)的带保护电路的低功耗低压降线性调节器(LDO);为了保证LDO的反馈环路在所有负载电流下均稳定,采用低增益、低输出阻抗的buffer来驱动输出管,使环路的相位裕度都高于40°;为了避免输出管在过流和过热时损坏,设计了过流保护电路和过热保护电路:过流保护电路将过载的电流限制在150 mA;过热保护电路包含滞回功能,在温度高于145℃时,过热保护电路将LDO关断,当温度低于125℃时,LDO重新打开。LDO的输入电压范围为1.5～3.3 V,输出电压为1.2 V。LDO采用0.35μm CMOS工艺设计,共消耗30μA的静态电流,最大负载电流为80 mA。芯片面积为380.2μm×198μm。     

Low Sulfur Low Olefin Gasoline Production by RIDOS Technology

1Worldwidetrendsingasolinespecifica tions　Anincreasingdemandexistsinthelasttwodecadesforau tomotivefuels .Fuelquality (fuelreformulation)andengineefficiencyhaveconstantlybeenimproved .Themostsignifi cantchangewastheeliminationofleadingasolineinanum berofcountries ,includingChina .Progressivelystrongerregulationshavebeenenactedbymanycountriestoreducetheemissionsfromtransportationengines .Experimentaldatashowthatreducingsulfurandolefincontentingasolinemaybeoneofthebestwaystoimproveautomobileem…     

用于植入式医用芯片的低电压低功耗SAR ADC

为适应植入式医用芯片的使用要求,给出一低电压低功耗逐次逼近型模数转换器(SARADC)的设计。从降低功耗出发,提出了一种新的能量高效开关策略。与传统开关策略相比,电容阵列的平均开关能量减少了68%,电容阵列的面积仅为传统开关策略的50%;采用带校正的动态比较器,在提高精度的同时可以降低功耗;采用异步时钟,省略了高频时钟产生器,进一步降低了功耗。提出的5 Ms-111位SAR ADC采用SMIC 0.18μm CMOS混合信号工艺流片。供电电压低至1 V,功耗仅为0.236 mW,SNDR,SFDR分别达到55.1,68.38 dB。核心面积为650μm×1 000μm,符合植入式系统的要求。     

吐哈低粘低渗-特低渗油田渗流特征研究

在对吐哈油田大量的岩心测试实验分析的基础上,并结合油藏数值模拟技术,研究并确定了低粘低渗-特低渗油田的渗流特征为随着储层物性的变差,压敏性增强,流体可流动区间变小,启动压力梯度增大;在油水两相区,随着含水饱和度的增大,油相相对渗透率下降很快,水相相对渗透率上升很慢,残余油饱和度下水相相对渗透率值很小;在水驱油过程中,对于不同的韵律层,由于油水粘度比小,可以自动调节水淹剖面,导致了层内纵向上活塞式驱替特征十分明显,表现出与中粘中高渗油田的渗流特征有很大的差别.     

低孔低渗气藏高效低伤害压裂液研究

根据延长气田低孔低渗的特点,研究了一种能够适应该储层的高效低伤害压裂液。通过对压裂液各个组分的配比的研究优化出此压裂液的最佳配比,并进一步研究了此压裂液的抗剪切性能、携砂性能、破胶性能以及对地层的伤害性,发现本压裂液有着强稳定能力、流变性强,携砂能力强,破胶快及低伤害等特点,现场进行5口井的压裂施工试验,结果证明对延长油田低孔低渗气藏有较好的压裂增产效果。     

SiGe HBT低温敏宽带低噪声放大器设计

采用两级锗硅异质结晶体管(SiGe HBT)低噪声放大芯片,通过ADS2015进行宽带电路匹配设计了一款频率覆盖超短波到L波段的宽带低噪声放大器(LNA).仿真显示该LNA工作频率在0.07～2 GHz,增益Gain>30 dB,噪声系数NF<0.78,增益平坦度Gain Flatness<0.2 dB,输入输出回波损耗Return Loss<-10 dB.实测结果显示常温下该LNA测试指标和仿真结果基本一致,233 K低温下该LNA的Gain实测值比常温下测试结果增大1 dB左右,其它指标基本一致,证实了采用SiGe HBT放大芯片设计的低噪声放大器噪声性能良好且具有低温敏特性.     

低耗散低色散有限差分格式误差分析

基于7点中心色散保持(DRP)空间离散格式,结合5种龙格库塔(RK)时间积分方法,从误差构成、误差传播、误差累积3个角度出发,采用传统Von Neumann误差分析方法和修正误差传播分析方法,分析比较了各时间离散格式和全离散格式的耗散色散误差,波数分辨能力,长距离波计算误差传播,低频波、中频波、高频波的误差累积特性,还从稳定性、求解精度等角度分析比较了各组合格式的优劣,获得了与7点中心DRP格式组合的最佳时间离散格式ORK6;最后对一维标量和矢量波动问题计算验证了各组合格式的准确模拟能力.     

过程低碳化：低碳经济之路的创新战略

低碳经济是一种以可持续健康发展为核心理念的发展形态。循环经济与循环社会模式为低碳经济发展奠定了理论与实践基础。当前的低碳经济发展主要聚焦于新能源生产为主导的源头低碳化领域。而强调生产与生活领域的节能、降耗、减排为主的过程低碳化应该成为低碳经济的重要战略。过程低碳化提倡基于公共行为理念的变革,目标是要将低碳生活方式引入大众日常行为之中,从而透过技术创新、政策调整、文化激励等措施以推动低碳经济又好又快发展。     

一种适用于低压低功耗Sigma-Delta数据转换器的运算放大器

通过比较两种常用的运算放大器结构,提出了一种适用于低压低功耗Sigma-Delta数据转换器的运算放大器结构,并在Chartered公司的0.35μm互补型金属氧化物半导体工艺下完成了该放大器的设计.仿真结果表明,放大器的直流增益为77 dB,单位增益带宽为36 MHz,相位裕度为48,°可满足低频高分辨率Sigma-Delta调制器的设计要求.