缓解NBTI的有效关键门识别方法

在关键门输入端插入传输门(TG)是缓解负偏置温度不稳定性(NBTI)效应的一种有效方法,因此关键门的精确识别至关重要。针对现有关键门识别方法未考虑关键门输出对后续逻辑门影响的不足,本文提出了一种有效的关键门度量与识别方法。该方法使用路径延迟减法重新确定关键门,同时提出了应用这种有效度量的老化分析框架,最后使用传输门插入算法防护关键门,进一步缓解NBTI引起的老化。结果表明本文的老化延时改进率平均为36.76%,与原有方法相比,面积平均减少了55.08%。     

针对抗老化门替换技术的关键门识别算法

为解决现有门替换技术应用中存在的时延仿真不精确和关键门选取冗余问题,对时序分析方法进行改进,通过引入电路内部节点信息,准确预测电路NBTI老化.然后,提出了一种门替换技术应用下的关键门识别算法,定义了表征门电路抗NBTI老化能力的度量公式,将其作为电路老化关键门的识别依据,用于提高关键门识别精度和效率.基于45 nm PTM工艺库和ISCAS85基准电路的仿真结果表明,应用改进门替换技术进行电路抗NBTI老化设计得到的电路时延退化改善率平均值为25.11%,较现有方案提高13.24%,而反映硬件开销的平均门替换率仅为5.82%,明显低于现有方案的11.95%.因此,所提方案仅以较低的硬件开销便可获得较好的门替换技术抗老化效果.     

考虑NBTI的动态休眠管尺寸电源门控设计

当前纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路设计中,利用电源门控(power gating,PG)技术来降低静态功耗已成为一种趋势。随着集成电路工艺尺寸的不断缩小,负偏置温度不稳定性(negative bias temperature instability,NBTI)带来的电路老化问题越来越严重。当Header型PG电路处于正常工作模式时,休眠管(sleep transistor,ST)会受到NBTI老化效应的影响,导致PG电路的性能损失加重。文章通过对PG电路的NBTI老化特性分析,提出了考虑NBTI的PG电路性能损失模型;利用PG电路的NBTI老化特性将ST进行分组,并通过间断接通ST,等效于动态调节ST的尺寸或导通电阻,来减小由ST老化引起的PG电路性能损失。结果表明,动态ST尺寸方法与传统ST尺寸方法相比,可以使PG电路的使用寿命提高30%左右,并且提出的模型与HSPICE仿真结果所得到的趋势相吻合。     

基于电荷俘获-释放机制的电路PBTI老化建模

针对传统反应扩散(reaction-diffusion,R-D)机制不适合纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路正偏置温度不稳定性(positive bias temperature instability,PBTI)老化效应分析的问题,文章采用电荷俘获-释放(trapping-detrapping,T-D)机制,结合线性分析和数据拟合方法,建立了N型金属氧化物半导体(negative channel metal oxide semiconductor,NMOS)管PBTI效应引起的基本逻辑门单元的时延退化预测模型。仿真实验结果表明,采用该模型的电路PBTI老化预测结果与HSpice软件仿真得到的时延预测结果相比,平均误差为2%;关键路径时序余量评估实验表明,与基于R-D机制的老化时延模型相比,在相同的电路生命周期要求下,该模型需要的时序余量更小。     

一种针对门替换的电路老化关键门识别方法

为解决现有针对门替换方法的关键门识别方法中存在不可防护的关键门问题,文章提出一种考虑可防护性的关键门识别方法。首先利用现有老化分析流程对电路进行老化预测,得到保护路径集合;然后对保护路径上的门进行可防护性分析,并在可防护性约束下识别关键门。基于ISCAS85基准电路和45nm晶体管模型的实验结果,与现有识别方法相比,该方案的关键门实现了全防护,平均时延退化改善率提高到3倍多,达到33.24%。     

基于择多门的QCA自动逻辑综合

为了实现三输入布尔函数的自动综合,文章提出了卡诺图八位二进制表达式的概念。对于任意3-feasible布尔函数,它的卡诺图八位二进制表达式范围为00000000-11111111(0～255),以量子元胞自动机(quantum cellular automata,QCA)中的择多门为基础,将40个基本函数按照M(M1,M2,M3)的规则充分搭配,得到的结果范围为0～255,即实现了任意3-feasible布尔函数逻辑功能。输入目标函数F,按照择多门最少、反相器最少、门输入最少的原则编程筛选出能实现F逻辑功能的最优M (M1,M2,M3)组合。仿真结果表明,对于任意的3-feasible函数,最后都可以用不超过4个择多门、2级逻辑层的择多逻辑表达式表示,从而实现了三输入的自动逻辑综合,方便QCA电路的搭建。     

基于安全授权密钥的增强型逻辑加密算法

针对目前集成电路(IC)伪造和知识产权(IP)盗窃等硬件安全威胁,提出一种基于安全授权密钥的增强型逻辑加密算法.该算法通过稀有节点分析方法定位"密钥门"插入的位置,由密钥逻辑模块生成的全相关的次级密钥作为密钥门的输入;通过植入密钥安全对来抵抗攻击者利用路径敏感攻击对密钥进行破解,可增强逻辑加密方法的鲁棒性,进而提高电路的安全性.以ISCAS'85和ISCAS'89的基准电路作为研究对象进行仿真验证,结果表明:初级密钥和次级密钥的相关性达到了100%,错误密钥和正确密钥的输出损坏率达到了48%,有效地保证了授权密钥不能被破解;在选择合理密钥规模的情况下,电路额外增加的面积可控制在10%以下.     

高灵敏度的精确DNA链置换逻辑门研究

随着生物化学技术的不断发展,以DNA分子作为存储数据和运算媒介的新型计算模型引起了研究者的广泛关注.采用编码DNA序列构建分子逻辑门是实现DNA可编程计算的基础,虽然传统的跷跷板门(seesaw gate)作为一种DNA逻辑门能够实现阶跃函数的效果,但是它在阈值附近的变化相对平缓,而且当输入超过阈值后,输出随输入增加难以稳定于期望数值,为此文章提出了基于DNA链置换的阶跃函数门.该逻辑门以四域信号链作为统一的DNA编码形式,通过湮灭反应设定阈值信号,通过支点互补程度控制反应顺序,使逻辑门的输出信号不但在阈值附近具有较高的突变灵敏度和准确度,而且当输入超过阈值后能稳定于期望值.随后基于阶跃函数门提出了能够区分"无信号输入信号"和"输入信号为低位"的与、或、非和异或门,解决了非门难以直接表示、需要通过双轨逻辑间接表示的问题.     

软件定义网络中的快速移动性管理

软件定义网络(SDN)是未来互联网研究领域中的重要课题。该文首先测量和分析SDN中现有的移动性管理方案所面临的问题,包括用户移动过程中数据包时延大和网络控制开销大等;并以减少时延和降低控制开销为目标,设计一种快速移动性管理方案,该方案采用隧道和流表转发相结合的方式来实现移动性管理,减少数据平面与控制平面的交互。模拟实验表明:与SDN中现有的移动性管理方案相比,快速移动性管理方案使得终端移动过程中的数据包往返时延减少了10倍左右,SDN为移动用户而产生的控制开销降低了一半以上。     

高扇入与/或逻辑的设计与实现

针对高性能浮点乘加部件中的应用需求,全定制设计了高性能52位或门和108位与门.设计中使用HSPICE工具进行电路模拟,模拟时使用CSM 0.13 μm最慢工艺参数,电源电压为1.2 V,温度为25℃.根据各种实现方式的电路特性,使用相应的理论上电路最大延时的输入激励进行模拟,输入激励的频率为1.25 GHZ,斜率为输入激励周期的10%.输出延时是每个输入周期中输入电压的50%到输出电压的50%之间的时间,最大延时是所有输入数据中的最长延时.根据不同的逻辑类型,设计实现了5种52位或门;选取了静态互补CMOS逻辑、np-CMOS逻辑两种直接实现的108位与门,并选取了多米诺逻辑间接实现方式.对比模拟结果可以得到,全定制设计实现的52位或门和108位与门在速度、功耗和面积方面都具有较优的综合性能.     

协同缓解PBTI和HCI老化效应的输入重排方法

文章考虑了晶体管堆叠效应对串联晶体管的信号占空比和开关概率的影响,提出了一种更精确的正偏置温度不稳定性(positive bias temperature instability,PBTI)和热载流子注入(hot carrier injection,HCI)效应的老化模型,并引入综合考虑信号占空比和开关概率的W值,根据W值的大小对输入信号重排序,以减小PBTI和HCI效应引起的电路老化。结果表明:与Hspice仿真结果相比,原有模型的平均误差为3.9%,而文中所提模型的平均误差能减小到1.4%;利用W值排序法进行晶体管输入信号重排序,逻辑门的寿命平均提高11.7%。     

二维高精度MUSIC算法的高速实现

多重信号分类(multiple signal classification,MUSIC)算法是一种经典的空间谱估计算法,其利用信号子空间和噪声子空间相互正交的特性,估计出入射信号的波达方向(direction of arrival,DOA)。文章以二维高精度DOA估计的应用需求为目标,通过分析MUSIC算法中各个步骤的计算特点,提出了一种算法的实现方法,并在现场可编程门阵列(field programmable gate array,FPGA)上完成了各个模块硬件电路的设计验证。该方法利用矩阵元素行列序号的对称性,得到了一种计算协方差矩阵的并行化分解方案;采用阈值比较法提高特征分解速度的同时,避免了最值求解,降低了硬件复杂度;在谱峰搜索中使用分步搜索法来提高实时性,并设计了专用硬件电路计算方向向量,以节省存储资源和避免数据读取延时带来的性能损失;与传统实现方法相比,实现了高精度和高实时性的统一。实验结果表明,该方法中的硬件实现方案在100 MHz工作频率的FPGA芯片上,完成一次精度为0.1°的二维DOA估计耗时3~5ms,具有精度高、速度快、资源消耗少的优势。     

实现量子异或门的一种新方案

文章根据经典计算机中异或门(Exclusive-OR gate,简称XOR gate)的逻辑功能,引出了量子逻辑异或门的定义,并利用单硬币量子博弈理论为量子异或门的实现提出了一套切实可行的理论方案:量子异或门的逻辑功能可借助两个独立的单量子硬币博弈过程来完成。     

考虑扇出重汇聚效应的组合电路软错误率评估

为了准确评估集成电路的软错误率(soft error rate,SER),文章提出一种新颖的电路SER评估方法。通过门级仿真获得逻辑门输出信号,将产生瞬态故障的逻辑门进行故障注入,然后使用考虑扇出重汇聚的敏化路径逼近搜索算法查找不同输入向量下的敏化路径;通过单指数电流源模拟瞬态故障脉冲的产生,并将脉冲在敏化路径上传播,使用脉冲屏蔽模型评估电气屏蔽和时窗屏蔽效应;最后采用该方法计算可得电路总体SER。实验结果表明,由于考虑扇出重汇聚的影响,该方法平均提高8.2%的SER评估准确度。     

基于最小二乘支持向量机的防抱死制动控制方法

以车轮参考滑移率和角加速度作为输入向量,以制动轮缸的制动压力作为输出向量,设计了基于最小二乘支持向量机(LS-SVM)的汽车防抱死制动系统(ABS)控制器,利用支持向量对控制器进行训练得到控制器的参数.设计了包括输入层、控制层和输出层的汽车防抱死控制系统,系统以各轮的速度作为输入向量,经过控制层的运算得到各轮的制动压力,然后采用PwM(pulsewidth modulation)方法控制轮缸压力,进而实现防抱死控制.搭建了汽车ABS测控系统,参照国际标准,在不同条件下进行道路试验.试验结果表明,基于LS-SVM的汽车防抱死制动控制方法具有良好的制动平稳性和自适应性,是一种有效的新的ABS控制方法.     

基于伪门故障模型的PTM可靠度评估方法

为准确评价瞬时故障对电路可靠性的影响,通过将互连线故障建模在逻辑门的输入,建立伪门故障模型,并将之应用于基于Probability Transfer Matrix(PTM)的可靠度评估方法.在可靠度分析过程之中构建伪门并计算其PTM,从而计算出电路的PTM以及可靠度.通过对74系列电路和ISCAS85基准电路可靠度的计算验证了伪门故障模型以及基于伪门故障模型的PTM可靠度评估方法的有效性.     

色选机光电色差信号处理的PLD实现方法

分析数字信号处理器在色选机色差信号处理中存在的技术瓶颈,以及可编程逻辑器件(PLD)在处理速度和独立处理能力上的优势.给出可编程逻辑器件的具体电路设计,PLD的每路信号处理电路独立且相同,共划分输入模块、存储模块、延迟模块、串行通讯模块、比较模块、输出模块等6个模块.通过对该电路的仿真分析表明,PLD设计达了脉宽控制和延时的预期目标.     

不确定离散非线性系统的最优滑模控制

研究无限时域的不确定离散非线性系统的最优滑模控制问题.利用非线性系统的逐次逼近算法,通过求非线性两点边值的迭代解的方法构造最优滑模面.通过构造伴随向量的非线性补偿项,得到了由状态反馈项、输入前馈项和伴随向量形式的非线性补偿项组成的系统最优滑模控制律.讨论了控制器的物理实现.仿真结果表明所提出的控制方法是有效的.     

基于最优向量基线的参数探索策略梯度算法

策略梯度算法是深度强化学习领域中广泛使用的一类无模型强化学习方法,在实际应用中取得了突破性进展。策略梯度算法一直受到梯度估计方差大的困扰,基于参数探索的策略梯度算法(policy gradients with parameter based exploration,PGPE)从根本上缓解了该问题。通过最优基线技术的引入,策略梯度估计的方差进一步减小。然而,现有最优基线技术只使用标量值作为基线,忽略了策略梯度各维度之间的差异。针对此问题,本文提出一种向量基线概念并推导PGPE算法的最优向量基线表示,在理论上证明了引入最优向量基线的PGPE算法可以得到更小的梯度估计方差,并且实验验证了此算法的有效性。     

OFDMA系统中满足不同时延要求的跨层资源分配算法

针对OFDMA系统下行链路资源分配和调度问题,提出了一种跨层子载波和功率联合分配算法。其优化目标是在保证每个时延敏感用户的平均时延要求的条件下,最大化时延不敏感用户的长期平均吞吐量。该算法首先根据时延敏感用户的时延要求、队列状态和信道状态进行子载波和功率联合分配,即每分配给一个子载波后就立即用最优的功率分配算法在该用户内部进行一次子载波功率分配,以满足其平均时延和比特溢出率(QoS);然后将剩余系统资源根据对平均速率提高贡献最大原则对时延不敏感用户进行子载波和功率联合分配。仿真结果显示,该算法不仅保证所有时延敏感用户的QoS和用户间平均时延的公平性,还在系统的平均吞吐量和满足用户的不同时延要求之间达到一个很好的平衡。