一种时间优化的NoC低功耗测试调度方法

基于NoC重用的测试方法由于受到channel等资源的限制,测试调度问题变的非常复杂.为此提出了一种测试调度方法,综合考虑时间和功耗因素,在所有核并行测试时间最短的前提下,选取总体测试代价最小的I/O端1:2位置和IP核调度顺序.实验结果表明,本方案有效地降低了NoC的总体测试时间和功耗,提高了并行测试效率.     

一种共前缀码的测试数据压缩方案

提出了一种新的基于游程编码的测试数据压缩/解压缩的算法:共前缀码编码(SPCS),它在传统游程使用较短的代码字来代替较长的游程的基础上,进一步探讨游程之间的相关性,使用一位来代替具有与前一游程相同前缀的后一游程的前缀,使需要多位才能表示的代码字的前缀用-位就可以表示,进一步提高了压缩率.相比类似的编码测试数据压缩方案,具有压缩率高、解压控制过程容易实现的突出特点.理论分析和对ISCAS-85和ISCAS-89部分标准电路硬故障集的实验结果证明了本方案的有效性.     

基于随机访问扫描的低功耗确定性测试方案

大规模高密度的集成电路在测试中面临着测试数据量大、测试时间长和测试功耗高的问题.为此提出了一种基于随机访问扫描(random access scan,RAS)的混合模式测试体系结构,该测试方法先通过自动测试模式生成一个确定测试集,再将确定测试集嵌入片上生成的测试序列中进行确定性测试.测试分两个阶段进行,第一阶段利用块固定折叠计数器生成的具有块固定特征的测试模式序列,测试电路中的大部分故障;第二阶段,通过位跳变方法生成确定测试模式,测试剩余的难测故障.在ISCAS-89基准电路上的实验结果表明,该方案不仅减少了测试存储量和测试时间,而且有效地降低了测试功耗.     

基于输入向量控制和传输门插入的电路NBTI老化缓解

针对现有方案通过输入向量控制(input vector control,IVC)结合门替换(gate replacement,GR)技术缓解负偏置温度不稳定性(negative bias temperature instability,NBTI)引起的电路老化,存在GR应用可能破坏IVC抗老化效果的问题,文章提出了一种基于IVC和传输门(transmission gate,TG)插入的抗NBTI老化方案。将目标电路切分为多个逻辑锥子电路,然后对各子电路进行动态回溯得到其最优输入控制向量,在恢复各子电路的连接时,通过插入TG消除连线位置出现的逻辑冲突,最后得到由子电路合并后的目标电路的最优输入控制向量。采用相同条件的实验结果表明,与现有方案相比,本文方案提高了电路平均时延退化改善率超过1倍,且面积开销和电路固有时延也明显降低,更好地缓解了电路老化效应。     

考虑NBTI空穴俘获释放机制的组合逻辑门延迟预测

随着集成电路工艺尺寸下降到纳米级,负偏置温度不稳定性(NBTI)成为影响电路可靠性的首要老化效应.精确的老化预测模型是节省防护开销的重要前提.针对已有反应扩散机制下阈值电压变化预测模型存在的预测偏差问题,本文分析了NBTI空穴俘获释放机制下阈值电压变化模型,提出了新的组合逻辑门传输延迟预测模型(TDDP),达到了更精确预测数字电路老化的目的,为老化防护提供了更优的参考模型.实验结果表明,针对设置时序余量的老化防护方法,在保证10年等值生命周期可靠性的前提下,参考TDDP模型比参考已有的RD延迟模型减少平均17.8%的时序余量开销.     

功耗优先的NoC通讯架构测试方法

文章提出了一种针对片上网络通讯架构的测试方法,该测试方法可以测试路由器各端口以及各条链路;其主要目标是优先考虑降低测试NoC通讯架构过程中所产生的功耗,还可避免局部热点的产生。文中方法根据片上网络中各通讯节点的不同位置,合理地安排测试数据包的转发方式,以减少测试过程中复制转发数据包的数量,从而达到降低测试功耗的目的。实验结果表明,这种方法在提高测试效率的基础上,有效地降低了NoC的测试功耗。     

一种基于测试数据两维压缩的BIST新方案

为压缩内建自测试(BIST)期间所需测试数据存储容量,提出了一种新的基于测试数据两维压缩的BIST方案。建议方案首先使用多扫描链相容及重排的方法对测试集进行宽度压缩,然后使用折叠计数器方案进行长度压缩,该建议方案的结构与标准的扫描设计是相容的;试验结果表明,与其他BIST方案相比,建议方案的测试数据存储容量和测试时间都大量减少。     

一种基于改进RAS架构的SOC测试方法

为了同时解决目前SOC测试工作中面临的测试数据量、测试功耗、测试时间三方面的难题,提出一种基于random access scan架构的SOC测试方法.该方法通过改进扫描单元的结构,减少了硬件开销,同时利用列地址信号来控制测试过程,减少测试数据量和测试时间.在ISCAS'89基准电路上进行的实验表明,该方法与传统的串行扫描技术相比,平均数据压缩率可以达到55%,测试速度提升2倍以上,同时,其测试的平均功耗几乎可以忽略不计.     

端标记交替-连续编码测试数据压缩技术

为了提高测试数据压缩率,根据预先计算测试集的特点,文章提出了一种测试位重组算法和端标记交替一连续编码方案.采用一种算法对测试集所有模式的测试位进行重排,以便把模式中零散的0或1集中到测试模式的一端,增加长游程的长度,减少短游程的存在;采用码字重用对模式中的交替块、连续块和端连续块分别进行编码;通过给出的译码电路和实验结果,表明了本文编码压缩技术不仅获得很高的数据压缩率,还降低了测试功耗.     

采用测试向量合并的多扫描链嫁接测试

多扫描链测试技术能有效减少测试用时和压缩测试数据,但该技术需要较多的数据输入通道,因而会导致测试成本增加. 为了解决这种矛盾,一种多扫描链嫁接机制被提出. 该方案错位产生基准向量,根据向量间的相容性合并扫描链的驱动端口. 实验结果表明,所提方案在保持多扫描链高速测试的同时既能减少测试数据输入通道,又可获得较高的测试数据压缩率.