一种基于功能复用的容错扫描链电路结构

由于软错误已经成为影响芯片可靠性的主导原因,文章提出一种容忍软错误的高可靠BIST结构——TMR-CBILBO。通过构建三模冗余的容错扫描链电路结构,在触发器输出端插入表决器,可有效地防护单事件翻转,容忍瞬态故障引发的软错误。以多输入特征寄存器的功能复用为切入点,有效地降低容错设计的面积开销。在UMC 0.18μm工艺下针对ISCAS 89基准电路的实验结果表明,TMR-CBILBO的软错误率下降95.56%～98.21%,面积开销为71.68%～84.21%,性能开销为1.75%～4.39%。     

一种低功耗低成本测试图形的生成方法

针对半导体器件特征尺寸小、集成电路集成度和复杂度高导致的芯片测试功耗高、面积开销和测试数据量大等问题,提出了一种带广播结构的低功耗低成本内建自测试的测试图形生成方法,给出了硬件实现方式和测试方案。首先,该方法通过一个异或网络将线性反馈移位寄存器(LFSR)结构和Johnson计数器相结合,产生具有多维单输入跳变(MSIC)特性的测试向量;然后,通过复用测试生成结构,广播电路将测试向量扩展为能够填充更多扫描链的基于广播的多维单输入跳变(BMSIC)测试图形,从而减小了测试图形生成电路的面积开销;最后,以ISCAS’89系列中较大的5款电路为对象实验,结果表明,与MSIC测试生成电路相比,BMSIC测试图形生成方法可在确保低功耗高故障覆盖率基础上,减小50%左右的电路面积开销。     

利用微分电路减小PCB上串扰的方法

基于印刷电路板(PCB)上总线串扰的微分传输特性,提出了一种利用RC微分电路来减小传输线间串扰的方法.即在分析串扰抵消原理的基础上,在传输线终端利用RC微分电路对干扰线上接收到的信号进行微分,获得与受扰线上的远端串扰信号幅度相近、相位相反的微分信号;然后用微分信号抵消受扰线上的串扰信号,从而减小串扰.同时给出了串扰抵消微分电路中参数取值的近似计算公式.仿真与实验结果表明:文中方法能够使串扰峰值衰减10 dB以上,与传统的从物理结构角度来减小串扰的方法相比,串扰减小的效果明显改善,且电路易于实现,代价较低.     

基于容忍单粒子效应的集成电路加固方法研究

针对现有容忍单粒子效应的锁存器结构无法同时容忍单粒子翻转(SEU)、单粒子瞬态(SET),以及未考虑电荷共享导致的双节点翻转(DNU)问题,提出一种高可靠性的同时容忍SEU、SET和DNU的锁存器加固结构SRDT-SET。基于空间和时间冗余原理,该锁存器结构采用了多个输入分离的施密特触发器来构建高可靠性数据存储反馈环,同时内嵌多个施密特触发器。HSPICE仿真结果表明,SRDT-SET锁存器结构能够从SEU中在线自恢复,容忍的SET脉冲宽度更宽,并且能够有效容忍DNU,功耗-延迟综合开销不大,有效增强了SET脉冲的过滤能力。     

联合不等能力保护和串扰避免的片上总线编码设计

在深亚微米工艺时代,线间串扰限制了片上互连总线的传输速率,增加了功耗,同时也影响了传输可靠性。针对基于存储转发路由策略的片上网络,采用一个统一编码框架,将不等能力保护码与串扰避免码进行联合设计,以得到高速、可靠和低功耗的片上总线编码方案。通过采用SMIC 0.13 μm CMOS工艺的仿真结果表明,在同等可靠性要求下,对10 mm 32 bit并行总线采用联合编码方案与未编码方案相比,可以获得38.25%的功耗改善和1.589倍的速度提升。     

可靠性微处理器设计关键技术研究

从面积开销、性能和可靠性的角度分析比较了检错纠错码(EDAC)、三模冗余(TMR)和控制流检测(CFC)在可靠性微处理器设计中广泛使用的抗单粒子翻转(SEU)效应技术.用VHDL描述并在FPGA上实现EDAC、TMR和CFC.研究结果表明,TMR和EDAC通过保护寄存器或存储器达到高度的容错能力,但是代价较高,适用于可靠性要求较高的恶劣环境.CFC则是可靠性和代价的一个较好的折中,适用于商用可靠性微处理器的设计.     

基于串扰延时查找表的静态时序分析方法

提出了一种基于串扰延时查找表的静态时序分析方法.该方法首先由芯片版图提取出串扰线仿真电路,然后采用批处理仿真方式得到串扰延时库.之后采用串扰延时分析算法,通过算法自动计算出跳变时间差和负载,处理多攻击线等,最终基于串扰延时库的查找表法进行分析计算,得到精确的串扰延时值.实验结果表明,采用本文提出的基于串扰延时查找表的静态时序分析方法所留裕量在7.24%~37.70%之间,为业界可接受范围内.     

WDM光网络中拓扑结构对同频串扰积累的影响

采用统计方法研究了波分复用(WDM)光网络中网络拓扑对同频串扰积累的影响。网络拓扑用两个参数描述:网络中节点数和网络连接度。在WDM光网络中,同频串扰由光交叉连接节点/光上下路节点(OXC/OADM)中非理想的光开关和复用器/解复用器引入,是使信号质量恶化的主要原因之一。结果表明:对于给定的网络规模,存在一个最佳的网络连接度可使同频串扰的积累最小,从而降低对光器件的要求。     

一种高性能低功耗的双节点翻转加固锁存器

随着半导体工艺尺寸的发展,时钟频率越来越高,临界电荷变得越来越小,电路节点之间的电荷共享效应变得愈加严重,因此导致多节点翻转(multiple node upsets,MNU)的几率变大。为了解决MNU的问题,文章提出了一种高性能低功耗的双节点翻转加固锁存器(HLDRL),当受到单粒子效应影响时,具有单节点翻转(single node upset,SNU)和双节点翻转(double node upsets,DNU)的自恢复能力。该锁存器由18个异构输入反相器组成,仿真实验结果显示该锁存器具有优良的容错性能,可以实现DNU的完全自恢复,而且对高阻态不敏感。与其他容忍DNU的锁存器相比,该锁存器具有较小的开销,延迟和功耗延迟积分别减小了46.83%和45.85%。     

数字RGB与YCbCr颜色空间转换的精度

视频处理系统中为了提高处理效率,需要将数字RGB信号转换为数字YCbCr信号.文中提出由于芯片内部寄存器精度的原因,会引起原信号三基色之间的串扰问题;为满足视频处理需求,处理芯片中颜色空间转换寄存器至少要使用7个二进制位来表示色空间转换矩阵;为了彻底消除由精度引起的三色串扰问题,则处理芯片中颜色空间转换寄存器至少要使用9个二进制位来表示色空间转换矩阵.     

A high-level synthesis based dual-module redundancy with multi-residue detection （DMR-MRD） fault-tolerant method for on-board processing satellite communication systems

On board processing （OBP） satellite systems have obtained more and more attentions in recent years because of their high efficiency and performance.However,the OBP transponders are very sensitive to the high energy particles in the space radiation environments.Single event upset （SEU） is one of the major radiation effects,which influences the satellite reliability greatly.Triple modular redundancy （TMR） is a classic and efficient method to mask SEUs.However,TMR uses three identical modules and a comparison logic,the circuit size becomes unacceptable,especially in the resource limited environments such as OBP systems.Considering that,a new SEU-tolerant method based on residue code and high-level synthesis （HLS） is proposed,and the new method is applied to FIR filters,which are typical structures in the OBP systems.The simulation results show that,for an applicable HLS scheduling scheme,area reduction can be reduced by 48.26％ compared to TMR,while fault missing rate is 0.15％.     

软错误缓解动态部分可重构的抗单粒子方案

随着基于静态随机存储器(static random-access memory,SRAM)型现场可编程门阵列(field programmable gate array,FPGA)广泛应用于航空航天领域,太空辐照环境下FPGA产生单粒子翻转(single event upset, SEU)问题的概率日益提高,从而导致FPGA出现单粒子闩锁现象引起功能紊乱。针对该问题,基于SRAM型FPGA的架构诱发SEU机理分析,对传统三模冗余(triple module redundancy, TMR)的方案进行改进,设计一种逻辑上采用TMR进行备份、系统上采用软错误算法缓解执行,同时采用局部纠错和动态可重构的方法进行抑制的方案。皮秒激光注入试验结果显示,采用所提供方案的FPGA较传统方案试验电流平稳,验证了该方案可以有效对SEU进行抑制。     

一款通用CPU的存储器内建自测试设计

存储器内建自测试（memory built-in self-test,MBIST)是一种有效的测试嵌入式存储器的方法，在一款通用CPU芯片的可测性设计（design-for-testability,DFT)中，MBIST作为cache和TLB在存储器测试解决方案被采用，以简化对布局分散，大小不同的双端口SRAM的测试。5个独立的BIST控制器在同一外部信号BistMode的控制下并行工作，测试结果由扫描链输出，使得测试时间和芯片引脚开销都降到最小，所采用的march13n算法胡保了对固定型故障，跳变故障，地址译码故障和读写电路的开路故障均达到100%的故障覆盖率。     

Deterministic Circular Self Test Path

Circular self test path (CSTP) is an attractive technique for testing digital integrated circuits(IC) in the nanometer era, because it can easily provide at-speed test with small test data volume and short test application time. However, CSTP cannot reliably attain high fault coverage because of difficulty of testing random-pattern-resistant faults. This paper presents a deterministic CSTP (DCSTP) structure that consists of a DCSTP chain and jumping logic, to attain high fault coverage with low area overhead. Experimental results on ISCAS'89 benchmarks show that 100% fault coverage can be obtained with low area overhead and CPU time, especially for large circuits.     

自保持接口在模拟芯核虚数字化测试中的优化

数模混合片上系统(SoC)正逐步成为片上系统的主导,而其中模拟芯核的测试问题是研究的难点之一。利用自保持模拟测试接口(SHATI)可以实现模拟芯核对外接口虚数字化,对其进行并行测试。该文对自保持模拟测试接口进行了面积优化,以减少片上DFT(design for test)面积开销,并利用Hspice仿真实验验证了面积改进的可行性。同时,针对并行测试的测试激励调度问题,该文给出了测试时序设计的优化算法,并通过实际示例验证了算法的可行性。     

一种新型的三级Clos网络分布式容错调度机制

通过对不同故障影响的分析,建立了三级Clos网络的故障模型,将各个不同的故障归结到对网络输入级不同队列的影响上,提出了一种新型的基于Credit机制的三级Clos网络分布式容错调度算法.利用Credit机制可以引导网络业务绕开受故障影响队列;同时,Credit机制还可以把网络业务完全均匀地分配到网络有效中间级交换单元上...     

一种基于编码分配的报片交换无缓冲路由器

提出了一种基于编码分配的报片交换无缓冲路由器（FBEA-BLESS），通过非偏转和偏转2级分配策略来减小路由器的关键路径延时，并采用go-stop-steer (GOSS)机制来避免网络的活锁.结果表明，与基准的无缓冲路由器(BLESS)相比，所提出的FBEA BLESS的网络平均延迟降低了29.4%.     

A mechanism based on reputation in P2P networks to counter malicious packet dropping

In P2P (Peer-to-Peer) networks,some malicious peers can impact on overall networks performance.One of the malicious behaviors of these peers is malicious packet dropping.In this paper,our focus is to detect and to exclude peers that misbehave by dropping some or all packets.Here,we propose a reputation-based mechanism for solving the problem efficiently.The proposed mechanism uses both direct reputation information and indirect reputation information to compute comprehensive reputation of a peer.At the same time,history reputation information is also taken into account to provide faults tolerance capability and we regulate the imprecision based on the fact that the cause of packet dropping can be complex.Finally,the peers with bad comprehensive reputation can be detected easily and then will be excluded from the network.In this way,our proposed mechanism improves the performance of P2P networks without increasing computational overhead.