基于CVSL结构的组合逻辑选择性加固方案

随着集成电路工艺进入微纳尺度,组合逻辑电路的软错误率不断增加,电路的可靠性受到严重威胁。传统的逻辑门加固结构通常会带来较大的面积开销。文章采用具有鲁棒容错性能的级联电压开关逻辑(cascade voltage switch logic,简称CVSL)门单元,提出"CVSL门对"结构对电路输出端进行选择性加固,以较小面积开销实现电路容错性能的大幅提升。Hspice仿真实验表明"CVSL门对"结构具有良好的容忍故障脉冲性能。ISCAS-89基准电路实验结果表明,被加固电路软错误防护率达90%以上,仅带来12.54%的面积开销,比CWSP单元加固法节省46.57%,比三模冗余结构加固法节省91.78%。     

基于信号跳变时间可调整的容错路由器

设计了一种基于信号跳变时间可调整(STTA)的片上网路容错路由器.首先,这种路由器能够准确预测总线的串扰故障,并通过错开信号跳变的方法容忍总线的串扰故障.然后,为了容忍寄存器上的单事件翻转(SEU),路由器中所有的寄存器被替换成双内锁单元(DICE).结果表明:基于STTA的路由器仅需在普通路由器上增加46%的面积开销和70%的功耗开销,就能容忍总线上串扰导致的故障和寄存器上的SEU.与基于TS-HC-TMR和SCAC-TMR方法的容错路由器相比,基于STTA的路由器至少减少了93%的面积和55%的功耗开销,有效地解决了容错路由器开销过大的问题.     

一种基于三维堆叠技术的高可靠性Cache结构

针对三维集成电路的软错误问题，分析了高能粒子进入三维堆叠芯片中的运行轨迹和特性，在分析高速缓冲存储器（Cache）中各部分软错误易感性的基础上，提出了一种基于三维堆叠技术的高可靠性Cache结构R3D Cache，利用三维堆叠芯片的层间屏蔽效应，以较小的面积和性能开销大幅降低了其软错误率.结果表明，所提出的R3D Cache结构能够以0.52%~4.17%的面积开销，将Cache的软错误率降低到原来的5%，而所带来的性能开销可以忽略.     

一种用于嵌入式软核的动态可重构容错方案

FPGA的应用使得电路设计及实现具有更大的灵活性,但同时由于其结构特性,FPGA也更易受到外界的影响,发生瞬态故障,引起软错误。FPGA动态可重构功能的出现及应用为提高FPGA电路设计可靠性提供了一种解决方案。文章提出了一种针对嵌入式软核的重构容错方案,以三模冗余为基础,通过处理器之间的相互控制方法,在实现快速检错的同时,降低了硬件开销及时间开销。     

一种低功耗低成本测试图形的生成方法

针对半导体器件特征尺寸小、集成电路集成度和复杂度高导致的芯片测试功耗高、面积开销和测试数据量大等问题,提出了一种带广播结构的低功耗低成本内建自测试的测试图形生成方法,给出了硬件实现方式和测试方案。首先,该方法通过一个异或网络将线性反馈移位寄存器(LFSR)结构和Johnson计数器相结合,产生具有多维单输入跳变(MSIC)特性的测试向量;然后,通过复用测试生成结构,广播电路将测试向量扩展为能够填充更多扫描链的基于广播的多维单输入跳变(BMSIC)测试图形,从而减小了测试图形生成电路的面积开销;最后,以ISCAS’89系列中较大的5款电路为对象实验,结果表明,与MSIC测试生成电路相比,BMSIC测试图形生成方法可在确保低功耗高故障覆盖率基础上,减小50%左右的电路面积开销。     

胚胎型仿生硬件及其关键技术研究

介绍了胚胎型仿生硬件的概念、优点、应用领域和实现方法,对胚胎型仿生硬件的结构、系统设计方法、错误检测与自修复机制等关键技术的研究现状进行了综述,并以八进制加法计数器为例说明胚胎型仿生硬件的设计方法和自修复机制。针对目前仿生硬件面临的容错机制、细胞电路结构和设计方法都比较简单的问题,提出了基于免疫机理进行错误检测、实行分级容错、采用可进化核设计电路等解决思路。最后指出了胚胎型仿生硬件技术发展趋势,如探索新型容错机制和各种生物启发式电路体系结构、开发商业和专用胚胎型仿生硬件芯片等。     

移动计算环境下可配置的卷回恢复算法

设计了一种可配置的卷回恢复算法,算法将检查点分别存储在移动节点本地磁盘和移动支持站上的可靠存储器,用低费用的检查点容忍出现频率较高的错误,而用高代价的检查点容忍出现频率较低的错误。算法降低了无线网络负载和能耗,减少了采取检查点和错误恢复的迟延,并根据环境动态配置,可降低算法平均开销率。     

一种容忍单粒子双节点翻转的锁存器设计

文章提出了一种新型的锁存器,采用双模冗余容错技术,能够同时容忍单粒子单节点翻转和单粒子双节点翻转。相比于同类型的加固设计,文中设计的结构延迟平均下降74.40%,功耗平均下降8.32%,功耗-延迟积(power-delay product,PDP)平均下降75.20%,面积平均减少15.76%;而且该锁存器的延迟对工艺、供电电压及温度的波动不敏感。     

面向复杂电磁环境的容错电路系统设计技术

为解决复杂电磁环境中冗余容错电路系统容错形式单一、容错能力有限、冗余单元利用不充分和可靠性低等问题,提出了一种新颖的交互式-协同故障容错(ICFT)技术。根据整个电路系统预期输出信号,利用硬件本身冗余无故障单元替换故障单元。结合硬件演化(EHW)和补偿平衡技术(RBT),当冗余无故障单元不足时,采用被动式ICFT技术对既有故障实现容错。当采用被动式ICFT技术失败时,采用主动式ICFT技术,通过注入故障并重新分配子电路功能实现容错。仿真结果表明:与常规冗余容错(CRFT)和硬件演化(EHW)相结合的技术CRFT-EHW相比,采用ICFT技术能够容忍的工作电路最大故障单元累积量为41个,远大于采用CRFT-EHW技术时的16个。     

改进的扫描森林测试结构

为了降低可测试性设计的面积开销和布线难度,提出了扫描森林结构的重组策略;为了避免故障屏蔽,提出了基于电路结构信息的异或树构造策略。将以上策略应用于ISCA S89和ITC 99基准电路,其中电路s38584的叶结点数由1 318降低到120,被屏蔽故障数由1 376降低到0。实验结果表明:改进的扫描森林测试结构保持了原结构在降低测试时间、测试功耗和测试数据量方面的优势,同时降低了面积开销和布线难度,避免了故障屏蔽。     

基于节点电压增量方程的含容差轨道电路软故障诊断

为了解决轨道电路容差的存在使得相关的故障诊断理论方法难以用于实际工程,分析了轨道电路的容差特性,提出了基于灵敏度分析的消除容差对故障诊断影响的方法,并在此基础上提出了基于节点电压增量方程的含容差轨道电路软故障字典法.该方法是对含容差线性模拟电路故障诊断方法的拓展,也适用于一般线性模拟电路.仿真验证结果表明,所提出的方法可以有效地实现含容差轨道电路的软故障诊断.     

抗软错误SRAM单元设计

随着半导体工艺技术的发展,节点电容和电源电压的减小加剧了软错误对集成电路设计的影响.高能带电粒子入射SRAM单元敏感节点引起的软错误可能通过改变基于SRAM的FPGA的存储单元配置而改变芯片功能.在此类型FPGA芯片内,SRAM单元存放着FPGA的配置数据,因此增强SRAM的抗软错误性能是提升FPGA芯片可靠性的最有效...     

基于DSP和单片机的超声波测距系统

设计了一种新型的超声波测距系统,系统以单片机和DSP为双控制核心,提出以单片机控制,利用包络检波,微分过零点检测电路确定回波包络峰值点时间。粗测得到误差为一个波长以内的测距结果。之后采用DSP控制进行FFT精测相位差,将粗测和精测的结果进行数据整合,实践证明这种方法有效地提高了测距的精度。     

恒流型测温电路的设计和非线性误差仿真

为解决实际测温电路的设计和调试难度较大且周期较长的问题,采用计算机仿真研究方法,应用国际流行的Psp ice程序作为仿真工具,以恒流型铂电阻测温电路为研究对象,给出系统非线性误差校正电路的结构和参数。为有效控制系统非线性误差,给出分阶段测温原则。仿真结果表明,校正后非线性误差可以达到0.1%,但存在不均匀性。推导出系统输出和电路参数关系公式。调节运算放大器的电压传输特性在线性工作区内工作范围实现系统的调零。该调零方法简单且不影响系统增益。该设计方法能减少设计时间约为90%。     

Register reallocation for soft error reduction

Subsequently to the problem of performance and energy overhead, the reliability problem of the system caused by soft error has become a growing concern. Since register file（RF） is the hottest component in processor, if not well protected, soft errors occurring in it will do harm to the system reliability greatly. In order to reduce soft error occurrence rate of register file, this paper presents a method to reallocate the register based on the fact that different live variables have different contribution to the register file vulnerability（RFV）. Our experimental results on benchmarks from MiBench suite indicate that our method can significantly enhance the reliability.     

微机械振动陀螺隔离耦合的结构设计

微机械振动陀螺是新型的惯性元件,其误差源主要有微机械结构的Brownian噪声、电路噪声、机械耦合误差,以及电子机械耦合误差等,这些误差严重影响着陀螺仪的精度,由于制造误差等引起的机械耦合误差,可以通过改善陀螺仪的结构来减小耦合误差,文中从结构设计方面,提出单级隔离耦合和双级隔离耦合的结构方案,有效减小机械耦合误差,提高了精度。     

一种Ad hoc网络中的虚电路建立策略

为了实现Ad hoc网络中的端到端的可靠传输,利用带外信令与带内信令相结合的方式建立虚电路.业务发起点利用带内信令携带的链路建立消息和资源预留消息来预留反向虚电路,业务接收端在反向虚电路建立成功后,利用带外信令预约正向虚电路.对于网络拓扑变化所引起链路故障,采用反向链路故障通告和局部路由恢复相结合的策略进行修复.当虚电路建立起来后,可利用虚电路的面向连接特性,应用端到端的报头压缩策略,达到进一步减小网络中控制开销并缩小端到端的处理时延的目的.     

模拟电路故障诊断的BP神经网络实现

本文介绍BP神经网络在模拟电路故障诊断中的应用并对选定的待测电路在元件存在容差的条件下，仿真实现了模拟电路软故障诊断。