一种基于功能复用的容错扫描链电路结构

由于软错误已经成为影响芯片可靠性的主导原因,文章提出一种容忍软错误的高可靠BIST结构——TMR-CBILBO。通过构建三模冗余的容错扫描链电路结构,在触发器输出端插入表决器,可有效地防护单事件翻转,容忍瞬态故障引发的软错误。以多输入特征寄存器的功能复用为切入点,有效地降低容错设计的面积开销。在UMC 0.18μm工艺下针对ISCAS 89基准电路的实验结果表明,TMR-CBILBO的软错误率下降95.56%～98.21%,面积开销为71.68%～84.21%,性能开销为1.75%～4.39%。     

一种新型FPGA逻辑单元结构的装箱工具

结合实际电路中各输出具有输入共享的特点,提出了一种新型逻辑单元结构及其装箱(packing)工具.该工具充分利用新型FPGA逻辑单元的层次化特征,减少实现电路所需的逻辑单元的个数.实验表明,新型逻辑单元结构及其装箱工具可减少12%的基本逻辑单元使用个数.     

通用的FPGA逻辑单元映射工具

提出了基于图模式匹配的逻辑单元映射的新颖思想,开发了针对不同结构的逻辑单元都能适用的映射工具FDUMap.实验中应用FDUMap将测试电路映射到不同的逻辑单元中,该工具比起现有的几种专用的逻辑单元映射工具,有更好的通用性.     

0.6μm CMOS工艺串行接口电路设计

采用0.6 μm CMOS工艺设计了AES加密模块的串行接口单元电路,提高了AES加密芯片的数据吞吐量。 基于CMOS互补逻辑的电路结构降低了的功耗,实现了与核心电路的电平匹配。全定制的设计方法优化了电路性 能和版图面积,提高了设计可靠性,降低了研究成本。     

宽函数的布尔匹配及其在FPGA重综合中的应用

当前大多数商用现场可编程门阵列(FPGA)可配置逻辑块结构在查找表(LUT)的基础上增加了很多辅助逻辑资源,而传统的LUT基工艺映射算法无法充分利用这些资源.为此,文中提出一种基于香农展开式和不相交支持集分解算法的布尔匹配方法,并将其应用于工艺映射后的重综合.使用该方法对工艺映射后网表中的宽函数进行布尔匹配,使其在目标FPGA结构上重新实现,从而达到充分利用所有逻辑资源和减少LUT数的目的.实验结果表明,该方法能在不增加电路关键路径延时的基础上,对学术界综合工具ABC工艺映射之后的4-LUT和6-LUT网表分别节省7.9％和7.8％的面积开销.     

高扇入与/或逻辑的设计与实现

针对高性能浮点乘加部件中的应用需求,全定制设计了高性能52位或门和108位与门.设计中使用HSPICE工具进行电路模拟,模拟时使用CSM 0.13 μm最慢工艺参数,电源电压为1.2 V,温度为25℃.根据各种实现方式的电路特性,使用相应的理论上电路最大延时的输入激励进行模拟,输入激励的频率为1.25 GHZ,斜率为输入激励周期的10%.输出延时是每个输入周期中输入电压的50%到输出电压的50%之间的时间,最大延时是所有输入数据中的最长延时.根据不同的逻辑类型,设计实现了5种52位或门;选取了静态互补CMOS逻辑、np-CMOS逻辑两种直接实现的108位与门,并选取了多米诺逻辑间接实现方式.对比模拟结果可以得到,全定制设计实现的52位或门和108位与门在速度、功耗和面积方面都具有较优的综合性能.     

逻辑内建自测试双重过滤测试点选取策略

为有效改善逻辑内建自测试(logic built-in self-test,LBIST)因使用伪随机向量发生器生成测试图形,而导致相关应用芯片故障覆盖率指标较低的问题,便于控制、较易调整的测试点插入(test point insertion,TPI)技术被广泛应用。然而,在TPI的测试点选取过程中通常基于"故障覆盖率优先"准则,进而使部分测试点面积开销过高。针对此问题,通过对现有主流选取策略的分析,提出一种应用于LBIST的双重过滤测试点选取策略。该策略首先通过预过滤,获得高故障覆盖率/低面积开销的单一测试点集,以保障TPI整体质量;其次,通过全局测试点滤取,滤除故障覆盖高度重合的单一测试点,完成符合边界条件的TPI。实验表明,该策略与目前较新颖的紧凑型单元感知测试点选取策略相比,故障覆盖率提升4.15%,减少测试面积开销5.72%,充分证明该策略在提高故障覆盖率和减小测试面积上的优势。     

逻辑函数结构及组合险象

本文使用混合逻辑代数这个新理论和新方法,定义了逻辑函数的结构,导出了基本逻辑函数,复合逻辑函数及一般逻辑函数的结构表达式,得到了逻辑函数必须遵从的一些特别重要的结构结论。并设计出了无逻辑冒险,无功能冒险的无险象组合电路,布尔逻辑函数理论分析及实验结果与新理论符台得特别好。无疑这种新理论和新方法使计算机电路及离散系统设计增加了新手段。     

一种新的模2~n+1加法算法及其电路实现

为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。     

一种基于三维堆叠技术的高可靠性Cache结构

针对三维集成电路的软错误问题，分析了高能粒子进入三维堆叠芯片中的运行轨迹和特性，在分析高速缓冲存储器（Cache）中各部分软错误易感性的基础上，提出了一种基于三维堆叠技术的高可靠性Cache结构R3D Cache，利用三维堆叠芯片的层间屏蔽效应，以较小的面积和性能开销大幅降低了其软错误率.结果表明，所提出的R3D Cache结构能够以0.52%~4.17%的面积开销，将Cache的软错误率降低到原来的5%，而所带来的性能开销可以忽略.     

基于三值语义的非单调逻辑

本文给出一种三值非单调逻辑形式，它一方面可推广标准非单调逻辑到三值情形，另一方面它能捕捉各种非单调逻辑作为特殊形式，特别地，我们证明了三值非单调逻辑与模态非单调逻辑具有密切的关系．     

对半符号逻辑的思考——从教育的观点看

半符号逻辑是一种新的逻辑分支,它试图突破传统和现代逻辑的局限性,建立一种既严格又易于掌握的逻辑体系。本文从逻辑教育的角度对其本身提出质疑,认为它并不有益于逻辑的研究和教学。     

模糊知识体系逻辑扩展能力评价模型研究

以真度测度区间的兼容性和推理结果的逻辑语义一致性为评价指标，在模糊逻辑知识体系和二值逻辑知识体系间严格定义了一种模糊知识体系逻辑扩展能力评价模型，并给出对典型加权模糊逻辑的详细评测过程，这个模糊知识体系的逻辑扩展能力评价模型，可对各领域模糊知识体系对二值逻辑知识体系扩展的合理性程度进行评测。     

/p∧乛p/=0与/p∧乛p/=1/2能使我们陷入“两难”吗?

在卢卡西维茨的三值逻辑理论L3 中 ,当 /p/=1/2时 ,/p/=1/2 ,所以 ,/p∧p/=1/2。但是 ,在人们的“逻辑直觉”中 ,/p∧p/=0。本文指出这种“逻辑直觉” ,其实是以二值逻辑暗中取代了三值逻辑 ,从而得出 /p∧p/=0这样的结果。 /p∧p/=1/2与 /p∧p/=0由于不是以同样的逻辑理论为基础 ,而是分别以三值逻辑和二值逻辑为基础的结果 ,因而 ,它们并不能使人陷入“二难”的境地     

概率逻辑中的命题相关性与逻辑运算

原子命题是数理逻辑研究的基本单位. 分析了原子命题的相关性与逻辑运算之间的关系. 在经典二值逻辑中,命题逻辑运算结果的真值只与参与运算的命题的真值有关,而与命题的具体内容无关;在概率逻辑中,命题逻辑运算由命题的关系决定,真值相同的不同命题,逻辑运算结果不一定相同. 定义了与经典二值逻辑相容的蕴涵联结词,克服了条件概率不能用于推理的缺点.     

IMTL逻辑系统的一种新扩张形式

提出了一种新的模糊逻辑系统 IMTL^*,这种逻辑系统的特点是只使用蕴涵这一种逻辑联接词。证明了这种逻辑系统是IMTL逻辑系统的模型扩张,并且 ?ukasiewicz 逻辑系统和逻辑系统ℵ^*都是它的模型扩张,应用这些结论给出了?ukasiewicz 逻辑系统和逻辑系统ℵ^*的蕴涵表示形式。只使用蕴涵这一种逻辑联接词的模糊逻辑系统将为模糊逻辑的应用提供方便。     

文化产业兴起与发展的内在规律

文化产业的兴起和发展是产业逻辑、需求逻辑和技术逻辑综合作用的结果。文化产业作为高端服务业是产业自身演进的产物,其动力机制是经济社会发展与需求结构升级的相互作用。“机械复制技术”催生了文化产业,文化产业随着以“机械复制技术”为特征的传播技术的发展而不断升级并向传统产业渗透,文化产业业态不断创新。在经济全球化与国际文化产业的互动发展的背景下,文化产业必将成为21世纪的主导型产业。     

门和功能级混合的逻辑模拟系统GFLS1

ＧＦＬＳ１是门和功能级混合的逻辑模拟系统，它允许门或功能块作为被模拟电路的基本单元。ＧＦＬＳ１的主要特点是：提供了一个便于使用的描述语言；使用表驱动和选择追踪算法；既可对已有的逻辑电路作正确性检查，负载检查和各种条件检查，也可支持自上而下的逻辑设计。     

浅析逻辑学与知识组织

从逻辑学角度出发对知识组织进行了分析,揭示了知识组织是如何运用逻辑学理论进行研究和发展的。