基于容忍单粒子效应的集成电路加固方法研究

针对现有容忍单粒子效应的锁存器结构无法同时容忍单粒子翻转(SEU)、单粒子瞬态(SET),以及未考虑电荷共享导致的双节点翻转(DNU)问题,提出一种高可靠性的同时容忍SEU、SET和DNU的锁存器加固结构SRDT-SET。基于空间和时间冗余原理,该锁存器结构采用了多个输入分离的施密特触发器来构建高可靠性数据存储反馈环,同时内嵌多个施密特触发器。HSPICE仿真结果表明,SRDT-SET锁存器结构能够从SEU中在线自恢复,容忍的SET脉冲宽度更宽,并且能够有效容忍DNU,功耗-延迟综合开销不大,有效增强了SET脉冲的过滤能力。     

一种容忍单粒子双节点翻转的锁存器设计

文章提出了一种新型的锁存器,采用双模冗余容错技术,能够同时容忍单粒子单节点翻转和单粒子双节点翻转。相比于同类型的加固设计,文中设计的结构延迟平均下降74.40%,功耗平均下降8.32%,功耗-延迟积(power-delay product,PDP)平均下降75.20%,面积平均减少15.76%;而且该锁存器的延迟对工艺、供电电压及温度的波动不敏感。     

高速低功耗CMOS动态锁存比较器的设计

提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR锁存器3部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对SR锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18μm互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1.8V,时钟频率为1GHz时,比较器精度达0.3mV;最大输入失调电压为8mV,功耗为0.2mW;该比较器具有电路简单易实现、功耗低的特点.     

基于脉冲过滤与时域采样的软错误容忍锁存器设计

随着集成电路工艺尺寸和供电电压的降低,导致电路节点的关键电荷相应减小,使得电路对单粒子效应更加敏感。为了更有效地降低电路的软错误,文章提出了一种高可靠的容软错误锁存器。该锁存器利用具有脉冲过滤技术和时域采样技术的SC单元构建反馈回路,能够完全免疫单粒子翻转(single event upset,SEU),并且利用传输路径的延时差过滤单粒子瞬态(single event transient,SET)。仿真结果表明,在相同条件下,与LSEH-1、LSEH-2锁存器相比,该文提出的锁存器正(负)SET脉冲过滤能力分别提高了65.2%(79.0%)和27.2%(49.7%),且对温度波动和工艺偏差不敏感。     

1种能够抵抗双节点翻转的锁存器设计

提出了1种可以抵抗双节点翻转的锁存器.该锁存器的反馈回路由保护门、延迟单元以及3选2多数表决器构成.保护门的输出送入表决器进行表决,表决之后的值经过延迟单元之后再反馈给保护门.分析和仿真表明,当单粒子翻转的维持时间小于500 ps时,这种结构不仅可以抵抗双节点翻转,还能抵抗部分3节点翻转以及输入端口的单粒子瞬态.在0.18μm CMOS工艺下,锁存器的面积为186.12μm2,在时钟转换时间和数据转换时间都为0.008~1.5 ns时,锁存器的建立时间为1.165 63~1.328 71 ns.此外,用这种锁存器实现了1套标准单元库,并在此基础上设计了1种序列检测器电路,其面积和动态功耗分别是用3模冗余方法的83.06%和41.99%,是用5模冗余方法的53.99%和25.19%.     

采用三角形节点块处理无线传感器网络节点定位中节点翻转歧义的迭代方法

针对最小二乘法在无线传感器网络的节点定位中产生的节点翻转歧义问题,提出了一种基于三角形节点块处理节点翻转歧义的迭代方法(OPD-IP-INB)。该方法首先采用基于正交投影的节点翻转歧义检测方法对网络中所需定位的节点进行检测,然后根据三角形节点块具有的稳定性,充分利用全网络的连通性信息,通过坐标变换采用逐次寻优性的迭代方法,对发生翻转歧义的节点进行定位处理。仿真结果表明:OPD-IP-INB方法可以很好地处理最小二乘法中的节点翻转歧义问题,而且提高了整个网络的定位精度;与最小二乘法相比,随着信标节点的减少,其定位精度可以提高3%~10%;随着测距误差的减小,其定位精度可以提高2%~7%。     

DTN中基于节点邻居变化率预测的数据转发算法

延迟容忍网络(delay tolerant networks, DTNs)是一类特殊的网络,其中端到端的路径通常很难建立,而现有的延迟容忍网络数据转发算法在度量节点的传播能力时大多关注节点的静态属性,忽略了属性随时间的动态变化。文章研究了DTNs中数据转发与节点邻居变化率的关系。首先定义节点在相邻时间段之间邻居变化率,并提出3种关于节点未来邻居变化率的预测方法;然后提出一种基于节点邻居变化率预测的数据转发算法(a node neighbor change ratio prediction-based data forwarding algorithm, NC-based),其主要思想是根据预测的节点邻居变化率来度量节点传播消息能力。仿真结果表明:与现有数据转发算法相比,NC-based算法在保证传输成功率的情况下,能大幅降低网络开销;当时间窗口大小取值为节点接触的平均时间时,NC-based算法整体性能达到最优。     

高能中子诱发半导体器件产生单粒子翻转的模拟计算

随着半导体及电子工艺技术的迅速发展,器件向着小尺度、低电压、低电荷、高集成度迈进,大气中子对航空及地面的电子系统造成的单粒子效应越来越显著.本文采用PHITS2.24蒙特卡罗程序及其事件发生器功能,借助于核反应模型与截面数据,验算了描述器件发生单粒子翻转能力的MBGR参数,并采用大气高能中子能谱,对SRAM器件的单粒子翻转率进行了计算与分析.这为我们今后模拟大气中子产生的各类单粒子效应提供了基本方法,也为将来开展相应的辐照实验提供了理论基础.     

基于信号跳变时间可调整的容错路由器

设计了一种基于信号跳变时间可调整(STTA)的片上网路容错路由器.首先,这种路由器能够准确预测总线的串扰故障,并通过错开信号跳变的方法容忍总线的串扰故障.然后,为了容忍寄存器上的单事件翻转(SEU),路由器中所有的寄存器被替换成双内锁单元(DICE).结果表明:基于STTA的路由器仅需在普通路由器上增加46%的面积开销和70%的功耗开销,就能容忍总线上串扰导致的故障和寄存器上的SEU.与基于TS-HC-TMR和SCAC-TMR方法的容错路由器相比,基于STTA的路由器至少减少了93%的面积和55%的功耗开销,有效地解决了容错路由器开销过大的问题.     

Ad Hoc中一种新的路由维护机制

在MANet中,由于节点的移动,在路由创建的过程中找到的最短路径经过一段时间后可能变得不是最短的.这就会导致更大的端到端的延迟,更多的节点碰撞和更快的能量消耗.为了解决这个问题,提出了一种适用于所有的距离向量路由协议的机制,使用该机制可以在活性路由上定期查找路由捷径.不仅如此,该机制还可以用来在双向路由上进行路由的恢复.     

Ad Hoc中一种新的路由维护机制

在MANet中,由于节点的移动,在路由创建的过程中找到的最短路径经过一段时间后可能变得不是最短的。这就会导致更大的端到端的延迟,要多的节点碰撞和更快的能量消耗。为了解决这个问题,提出了一种适用于所有的距离向量路由协议的机制,使用该机制可以在活性路由上定期查找路由捷径。不仅如此,该机制还可以用来在双向路由上进行路由的恢复。     

基于信标节点RSSI自校正的WSN三维定位

针对目前无线传感器网络(WSN)三维定位算法中存在的定位精度低、依赖基础设施等同题,在对四边测量法和接收信号强度指示( RSSI)测距模型分析的基础上,提出一种信标节点自校正三维定位算法.该算法将信标节点充当盲节点,得到其RSSI值测量误差和网络定位误差,并在计算中采用加权平均的思想.仿真结果表明:该算法能够提高三维定...     

机会网络中激励节点检测策略研究

针对机会网络中现有激励机制只对低信誉或者低虚拟币节点进行处理,而没有考虑高信誉或高虚拟币等活跃节点由于自身的富裕性出现的偏好自私性问题,提出一种基于虚拟币激励机制的激励节点检测策略(incentives node detects policy,IND).该策略通过获取基于虚拟币激励机制中各节点所持有的虚拟币值,构建网络中各节点所持虚拟币哈希表,并利用齐夫定律及基尼系数判断各节点的富裕性,同时根据同一节点所持虚拟币的变化对该节点进行监督检查.通过仿真分析可知,IND策略有效解决了虚拟币激励机制中活跃节点出现的偏好自私性问题;在缓存空间为50 MByte、生存时间为350 min的条件下,IND的性能相对于存在活跃节点自私偏好的性能在信息投递率方面提高了13％,平均相对延迟降低了7％.     

一种用于可编程逻辑的阵列的单粒子翻转试验系统设计研究

单粒子翻转(SEU)试验是测试FPGA芯片抗单粒子翻转性能的重要方法。提出了一种用于测试FPGA芯片抗单粒子翻转性能的试验系统;该系统通过比对待测FPGA芯片输出数据序列和正确数据来判断是否发生数据翻转。如果发生数据翻转,则进一步统计翻转次数和翻转性质,从而能够较全面的测试FPGA芯片的抗单粒子翻转性能。运用该试验系统对某款FPGA芯片进行了单粒子翻转试验,测试结果显示该试验系统能够正确评估被测芯片的抗单粒子翻转性能。     

一种用于FPGA的单粒子翻转试验系统设计研究

单粒子翻转(SEU)试验是测试FPGA芯片抗单粒子翻转性能的重要方法.提出了一种用于测试FPGA芯片抗单粒子翻转性能的试验系统;该系统通过比对待测FPGA芯片输出数据序列和正确数据来判断是否发生数据翻转.如果发生数据翻转,则进一步统计翻转次数和翻转性质,从而能够较全面的测试FPGA芯片的抗单粒子翻转性能.运用该试验系统对某款FPGA芯片进行了单粒子翻转试验,测试结果显示该试验系统能够正确评估被测芯片的抗单粒子翻转性能.     

一种基于几何精度因子的三维室内定位方案

提出了一种基于几何精度因子(GDOP)的三维室内定位方案来解决室内定位系统中的锚节点布置问题.通过该方案可以得到锚节点的双圆锥构型.利用两种测距误差模型来对该方案的性能进行评估,仿真结果表明该方案可以应用于大小不同的场景,而且在相同的定位场景下,该方案的定位精度优于现有的布置方法.     

适用于LDPC码的新颖自适应联合加权比特翻转译码算法

针对低密度奇偶校验(low-density parity-check,LDPC)码采用单比特翻转算法译码可能出现比特循环翻转现象而导致译码收敛速度缓慢的问题,提出一种适用于LDPC码的新颖自适应联合加权比特翻转(self-adaption combined weighted bit-flipping,SCWBF)译码算法.该SCWBF算法结合了能高效实现的可靠率加权比特翻转(implementation-efficient reliability ratio based weighted bit-flipping,IRRWBF)算法与低复杂度加权比特翻转(low complexity weighted bit-flipping,LCWBF)算法的优点,在每次迭代过程中,能自适应翻转单比特或多比特,从而避免了单比特翻转算法在译码过程中产生的同一比特循环翻转现象.仿真结果表明,与加权比特翻转(weighted bit-flipping,WBF)算法、IRRWBF算法以及联合改进加权比特翻转(combined modified weighted bit-flipping decoding,CMWBF)算法相比,提出的SCWBF译码算法加快了LDPC码的译码速度,并且误码性能也得到明显改善.     

基于DHT的P2P网络资源定位模型研究

目的分析和讨论目前流行的P2P网络模型,探讨基于DHT(Distributed Hash Table)的资源定位方法,提出一种改进的kademlia模型。方法将虚拟节点引入结构化P2P系统,对P2P网络节点进行筛选以提高网络运行效率,使之能自适应地进行网络规模调整,在拓扑形成时充分利用网络访问的区域性和物理网络中节点的邻近特性降低访问延迟和路由长度。结果模拟测试表明模型在路由选择和访问延迟方面的表现均优于原Kademlia算法。结论改进后的模型继承了DHT和Kademlia的优点,有助于改善P2P网络的可扩展性和可管理性,优化路由,减少网络开销,从而提高网络资源的利用率,适合面向Internet规模的文件共享、协同工作等P2P应用。     

一种基于层次分析法的超级节点选取机制

在非结构化P2P中,为了使得普通节点能够综合考虑各方面的因素,并根据自身要求选择一个合适的超级节点,提出了基于层次分析法(AHP)的超级节点选取机制SNSM.该机制综合考虑了网络传输往返时延(RTT)、节点兴趣向量相似性以及节点带宽三方面的性能,并在区域组成、资源搜索平均路径长度和网络带宽消耗3个方面和传统的超级节点的随机选取机制进行了比较.仿真实验表明,和随机选取机制相比,SNSM能够在一定程度上提高网络的性能.SNSM能将物理位置上较为靠近的、兴趣较为相似的节点组成了一个区域;不仅减少了25%的信息检索平均路径长度,同时还降低了11%的网络消耗.     

基于RHT斜率抑制法和自适应载波信号跟踪的多径抑制算法研究

从传统的接收机环路多径抑制方法出发，通过纠正码环相关曲线畸变和自适应载波信号更新机制跟踪弱动态载波信号两个层次，并行减缓多径效应对接收机跟踪捕获带来的延迟影响。首先，针对码环内部函数畸变带来的自相关迭代误差问题，利用机器学习领域中的随机霍夫变换(RHT)斜率检测法辅助减小窄相关器的误差；其次，设计了一种自适应阈值载波跟踪信号状态模型，用于解决高遮挡低载噪比(CNR)条件下的信号跟踪受限问题。从不同的角度将该方法与现有方法做了对比和分析，结果表明：应用RHT斜率抑制法辅助自适应增强载波信号跟踪的定位模型性能相较于传统的高分辨率技术(HRC)和卡尔曼滤波(KF)载波跟踪方法均有明显的提升，其中本文提出的方法可以在1.8 s左右的信号延迟时及时恢复载波信号失锁。此外，从最终的定位结果可知，实验场景中多径(MP)效应较强的D区域，定位误差的均方根误差(RMSE)降低了6.3 m.