考虑NBTI的动态休眠管尺寸电源门控设计

当前纳米互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)集成电路设计中,利用电源门控(power gating,PG)技术来降低静态功耗已成为一种趋势。随着集成电路工艺尺寸的不断缩小,负偏置温度不稳定性(negative bias temperature instability,NBTI)带来的电路老化问题越来越严重。当Header型PG电路处于正常工作模式时,休眠管(sleep transistor,ST)会受到NBTI老化效应的影响,导致PG电路的性能损失加重。文章通过对PG电路的NBTI老化特性分析,提出了考虑NBTI的PG电路性能损失模型;利用PG电路的NBTI老化特性将ST进行分组,并通过间断接通ST,等效于动态调节ST的尺寸或导通电阻,来减小由ST老化引起的PG电路性能损失。结果表明,动态ST尺寸方法与传统ST尺寸方法相比,可以使PG电路的使用寿命提高30%左右,并且提出的模型与HSPICE仿真结果所得到的趋势相吻合。     

协同缓解PBTI和HCI老化效应的输入重排方法

文章考虑了晶体管堆叠效应对串联晶体管的信号占空比和开关概率的影响,提出了一种更精确的正偏置温度不稳定性(positive bias temperature instability,PBTI)和热载流子注入(hot carrier injection,HCI)效应的老化模型,并引入综合考虑信号占空比和开关概率的W值,根据W值的大小对输入信号重排序,以减小PBTI和HCI效应引起的电路老化。结果表明:与Hspice仿真结果相比,原有模型的平均误差为3.9%,而文中所提模型的平均误差能减小到1.4%;利用W值排序法进行晶体管输入信号重排序,逻辑门的寿命平均提高11.7%。     

使用背靠背MOS变容管的低噪声全数控LC振荡器

为了解决全数控电感电容振荡器(fully digitally controlled inductor-capacitor oscillator, DCO)大信号工作时所引起的数控变容管的非线性问题,在对该种非线性进行分析的基础上,提出一种背靠背串联数控金属氧化物半导体(metal oxide semiconductor, MOS)变容管.该结构通过将两支MOS变容管反方向串联,有效改善了非线性,从而降低了DCO的相位噪声.在中芯国际0.18 μm 互补MOS工艺下设计了采用背靠背串联数控MOS变容管的DCO.仿真结果表明: 当该DCO振荡在3.4 GHz的中心频率时,在1.2 MHz频偏处的相位噪声为-129.4 dBc/Hz, 与使用普通数控MOS变容管的DCO相比,其相位噪声最多可改善8.1 dB.     

异质双栅结构LDMOS的物理建模和仿真

对一种采用新结构的LDMOS(lateral double diffused metal oxide semiconductor)器件建立了模型.该器件在LDMOS中采用异质双栅(dual material gate,DMG)结构,这样使得该器件(DMG-LDMOS)同时具有LDMOS和DMG MOSFET的特性和优点.给出了DMG-LDMOS中沟道区表面电势和电场的一维表达式,并在此基础上考虑了大驱动电压下引入的沟道载流子速度过冲效应的影响,建立了基于物理的沟道电流模型.最后比较了Medici器件仿真结果和所建立的沟道电流模型,验证了该模型的可用性.     

电流检测型四段式线性高压恒流LED驱动芯片

文章基于CSMC 0.8μm 700VBCD工艺,采用检测驱动电流的方式,设计了1款非隔离4段式线性高压恒流发光二极管(light emitting diode,LED)驱动芯片,即将4个700 V双重扩散金属氧化物半导体(double-diffused metal oxide semiconductor,DMOS)功率开关管集成在芯片内部以实现分段点亮控制,在电压上升和下降阶段均能有效地完成对4段高压LED的分段驱动。仿真结果表明,在70~120Ω范围内调节片外限流电阻阻值可以实现驱动电流在29.5~44.5mA范围内连续改变,以调节LED光照强度。     

基于ADS的LDMOS功率放大器设计与仿真

基于ADS(advanced design system)仿真平台,采用谐波平衡法设计LDMOS(laterally diffused metal oxide semiconductor)射频功率放大器.选择飞思卡尔公司的功率管MW6S004N,采用负载牵引和源牵引技术实现输入和输出端口的阻抗匹配,并采用电路原理图与版图协同仿真技术完成了放大器的设计.结果表明:基于负载牵引和源牵引的阻抗匹配技术可减小调试成本、缩短设计周期;采用谐波平衡法可加快仿真的速度,采用协同仿真方法可提高仿真结果的准确性.     

应用于LTE基站的L波段Doherty放大器

射频功率放大器是现代无线通信系统中的重要组成部件之一,传统的功率放大器设计非常依赖射频工程师的工程经验,一般通过实物电路的反复调试达到设计指标.采用Doherty技术设计并实现了一种应用于长期演进(long term evolution,LTE)移动通信技术基站的L波段高效率功率放大器.设计中采用了安捷伦公司的先进设计系统软件,选取恩智浦公司型号为AFT20P140-4WN的横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor,LDMOS)功放晶体管,该晶体管工作频段为1 880 MHz~2 025 MHz.通过电路仿真与实物调试相结合的方式完成了整个设计.测试结果表明,所设计Doherty功率放大器的最大输出功率为45.3 dBm,最高效率为37%,在4.2 dB功率回退的情况下,效率仍保持在30%左右.与传统的功率放大器设计相比,此设计方式缩短了设计周期,提高了设计成功率并降低了设计成本.     

近场通信卡超高数据速率解调解码电路的实现

早期近距离无线通信技术(near field communication,NFC)标准规定13.56 MHz无线通信卡的数据速率最高到848 Kbps,在智能手机NFC技术广泛应用的背景下,通信要求达到超高数据速率(very high bit rate,VHBR).近场通信卡(proximi-ty integrated circuit card,PICC)接收电路数据速率提升的难点主要在于移幅键控法/移频键控法(amplitude-shift keying/phase-shift keying,ASK/PSK)接收器的设计,其在实际应用中受码间串扰(inter-symbol interference,ISI)、功耗、电路复杂度等限制.针对以上问题,提出一种完整的低功耗PICC解调解码电路设计,包含高定时精度的全数字定时恢复电路.设计实现采用标准0.18 μm互补金属氧化物半导体(complementary metal oxide semiconductor,CMOS)工艺,实现了147 pJ/bit的能效,可应用于ASK 0.106～3.39 Mbps数据速率通信.     

高压IGBT暂态机理模型分析

在已有的绝缘栅双极性晶体管(insulated gate bipolar transistor,IGBT)机理模型的基础上将IGBT分为金属-氧化层-半导体-场效晶体管(metal oxide semiconductor field effect transistor,MOSFET)和双极结型晶体管(bipolar junction transistor,BJT)2部分,分别对其进行建模,同时给出了模型参数的提取方法。模型在Matlab中实现。以FZ600R65KF1型IGBT为例给出了模型参数值,并完成了该型号IGBT的单管测试实验。通过对高压IGBT开通暂态、关断暂态和开关损耗的仿真结果和实验结果进行比较,验证了机理模型对于高压IGBT的适用性。     

基于SET/MOS混合结构的奇偶校验码产生电路的设计

基于单电子晶体管(SET)的库仑振荡效应和多栅输入特性,利用SET和金属氧化物半导体场效应晶体管(MOS管)的互补特性,设计了基于SET/MOS混合电路的奇偶校验码产生电路.利用HSPICE对所设计电路进行仿真验证,结果表明,该电路能够实现产生奇偶校验码的功能.该SET/MOS混合电路的实现只需要1个PMOS管、1个N...     

应用于无线通信基站的Doherty功率放大器

采用Doherty技术设计并实现了一款应用于无线通信基站的S波段高效率功率放大器,通过非对称功率输入的方式使得整个功放在更宽的功率范围内获得高效率。设计中采用了安捷伦公司的先进设计系统软件(advanced design system,ADS),选取恩智浦公司型号为MRF7S21080H与MRF8S21100H的横向扩散金属氧化物半导体(laterally diffused metal oxide semiconductor,LDMOS)功放晶体管,两款晶体管的工作频率均为2.14~2.17 GHz。经过电路仿真与实物调试,最终设计并实现了功率回退达到7 dB的功率放大器,其增益为13.5 dB,并且在7 dB功率回退点上效率达到35%,峰值功率效率达到42%。相比其他功率放大器,该放大器具有较大的功率回退范围与更高的效率。结果证明,通过不对称输入方式所设计的Doherty功率放大器可以获得更宽的功率回退范围。     

基于输入向量控制和传输门插入的电路NBTI老化缓解

针对现有方案通过输入向量控制(input vector control,IVC)结合门替换(gate replacement,GR)技术缓解负偏置温度不稳定性(negative bias temperature instability,NBTI)引起的电路老化,存在GR应用可能破坏IVC抗老化效果的问题,文章提出了一种基于IVC和传输门(transmission gate,TG)插入的抗NBTI老化方案。将目标电路切分为多个逻辑锥子电路,然后对各子电路进行动态回溯得到其最优输入控制向量,在恢复各子电路的连接时,通过插入TG消除连线位置出现的逻辑冲突,最后得到由子电路合并后的目标电路的最优输入控制向量。采用相同条件的实验结果表明,与现有方案相比,本文方案提高了电路平均时延退化改善率超过1倍,且面积开销和电路固有时延也明显降低,更好地缓解了电路老化效应。     

针对抗老化门替换技术的关键门识别算法

为解决现有门替换技术应用中存在的时延仿真不精确和关键门选取冗余问题,对时序分析方法进行改进,通过引入电路内部节点信息,准确预测电路NBTI老化.然后,提出了一种门替换技术应用下的关键门识别算法,定义了表征门电路抗NBTI老化能力的度量公式,将其作为电路老化关键门的识别依据,用于提高关键门识别精度和效率.基于45 nm PTM工艺库和ISCAS85基准电路的仿真结果表明,应用改进门替换技术进行电路抗NBTI老化设计得到的电路时延退化改善率平均值为25.11%,较现有方案提高13.24%,而反映硬件开销的平均门替换率仅为5.82%,明显低于现有方案的11.95%.因此,所提方案仅以较低的硬件开销便可获得较好的门替换技术抗老化效果.     

一种针对门替换的电路老化关键门识别方法

为解决现有针对门替换方法的关键门识别方法中存在不可防护的关键门问题,文章提出一种考虑可防护性的关键门识别方法。首先利用现有老化分析流程对电路进行老化预测,得到保护路径集合;然后对保护路径上的门进行可防护性分析,并在可防护性约束下识别关键门。基于ISCAS85基准电路和45nm晶体管模型的实验结果,与现有识别方法相比,该方案的关键门实现了全防护,平均时延退化改善率提高到3倍多,达到33.24%。     

NMOS管交叉耦合的能量回收电路设计

对NMOS(N-metal oxide semiconductor)管交叉耦合逻辑(NMOS-transistor cross coupling logic,NCCL)的能量回收电路进行了研究,PMOS(P-metal oxide semiconductor)管作为输入管来降低纳米CMOS工艺中栅氧化层上的漏电流以减小功耗;在此基础上实现了绝热JK触发器电路.在90nm CMOS BSIM3工艺模型下,用HSPICE对NCCL反相器及其JK触发器进行了模拟分析,结果表明NCCL反相器的工作频率可达到1GHz;与ECRL(efficient charge recovery logic)反相器相比,当负载电容、时钟频率和电源电压中某一参数变化时,NCCL的功耗都出现不同程度的降低;在相同的工作条件下NCCL JK触发器的功耗约为ECRL的50%.     

预测控制理论在网络时延补偿策略中的应用

针对网络控制系统(NCS)中的时延问题,在分析网络时延特性的基础上,对系统采用预测控制策略进行时延补偿,该策略用易于测量的网络往返时延代替不易单独测量的前向时延和后向时延,并用MATLAB/TrueTime仿真工具箱对实际系统进行了仿真实验研究.仿真结果表明该策略能保证网络控制系统的良好性能.     

短沟道模型模拟集成电路的几何规划优化设计

探讨了几何规划在基于短沟道模型的互补金属氧化物半导体 (CMOS)电路中的应用.首先采用Level 1模型得到电路的初始规划,然后将所得元件值代入Hspice仿真程序,再从仿真输出的列表文件中取出各CMOS管的静态电压电流变量和等效小信号模型参数.将它们代入以修正因子为规划变量的几何规划算法,在前一次工作点附近搜索本次的最优设计.修正后的电路再次进行Hspice仿真.几何规划和仿真反复交替进行,直到最优化的目标值稳定.模拟集成电路的仿真实例表明,算法对短沟道模型电路是有效的.     

基于ZERBST方法的少子寿命测量的数值仿真验证

针对半导体器件及其工艺制造中所需要测量的载流子寿命进行研究,利用MEDICI二维器件仿真软件对测量少子寿命的金属绝缘层半导体(metal insulator semiconductor,MIS)结构的恢复特性进行了仿真,并通过ZERBST法得出了器件的少子寿命,其结果与预设的参数相差不大,达到了验证的预定目的。该仿真验证对半导体器件制造中实际的少子寿命的测量具有一定的实践指导作用。     

大规模MIMO组网场景中的网络时延预测

针对5G网络规划与优化存在的问题,提出一种融合系统仿真和深度神经网络模型的网络时延预测方法.基于射线追踪模型、高清地图、工程参数等构建时延仿真模型,利用时延仿真模型获取大量时延数据.基于无线通信理论提出三视图特征模型,此模型用于输入特征提取.通过深度神经网络学习时延数据特征,训练神经网络模型,利用神经网络模型预测网络时延.实验结果表明该方法具有可行性和有效性.     

PMOSFET的动态NBTI效应模型研究

为了能够准确地预测器件的寿命,研究了PMOSFET中的动态负偏压温度不稳定性效应(NBTI)模型.在静态NBTI效应模型及反应-扩散模型(R-D)的基础上,推导出动态NBTI应力下界面陷阱电荷模型,其与占空比成指数关系.考虑到占空比对器件NBTI效应的影响,推导出动态NBTI应力下阈值电压退化模型.通过实验所得到的器件退化数据和仿真数据进行比较分析,证明了阈值电压漂移量随着占空比近似按照指数规律变化,与模型相符合,可以预测器件交流应力的实际寿命.