GPRS网络信道分配方案研究

在GPRS网络采用固定资源分配方案和动态资源分配方案的前提下,分别建立了马尔可夫模型来分析网络的容量和服务质量,数值分析的结果和仿真结果较为符合,表明所建模型是有效的。从本文的分析可以得出网络参数变化以及不同服务质量要求的数据业务对网络性能的影响规律。通过两种分配方案的比较,又可以得出:动态分配方案在降低呼叫阻塞率和保证数据用户传输速率方面优于固定分配方案。     

采样-保持电路中的一种增益误差自校正方法

提出一种用于流水线模数转换器(ADC)中的模拟增益误差自校正电路．该电路由一个可编程电容阵列、一个比较器和一小块数字电路组成，通过对第一级采样一保持电路的增益进行校正，使它的增益误差达到12bit转换精度的要求。仿真结果表明，整个流水线ADC的有效量化位数从原来的9．95bit提高到11bit。     

二阶多比特Sigma-Delta ADC中的自适应量化算法

针对二阶多比特Sigma-Delta ADC的量化电平对信噪比的影响,提出了自适应量化算法(AQ).该算法可根据输入信号的幅度变化,动态地调节多比特ADC的参考电平,从而改善二阶多比特Sigma-Delta ADC在小幅度输入时信噪比下降的问题.在此基础上,运用动态电阻匹配的方法,进一步减小了由于反馈数字模拟转化器(DAC)电阻不匹配带来的非线性噪声.仿真结果验证了该算法的有效性.     

删截Turbo码中交织器和删截方案的综合设计

删截是构造高码率Turbo码的主要方法，删截方案对于删截Turbo码的性能有重要影响。介绍了删截Turbo码的原理，提出了交织器和删截方案相结合的综合设计思想，设计了一种新的交织器以及相应的删截方案，并给出了该交织器的实现算法，仿真结果表明，该综合设计具有优异的性能。     

千兆以太网1000BASE-T收发器物理编码子层系统及芯片设计

提出了一种优化而可行的系统结构,并以硬件实现了千兆以太网物理编码子层.该系统主要电路模块包括:递归式系统卷积码和网格编码器,以达到约6 dB的编码增益;优化的逻辑电路,以实现符号映射,替代了约6 KB的ROM;并行搜索阵列电路,以实现物理编码子层的训练.仿真及FPGA验证结果表明,该系统的关键路径时延小于7 ns,符合802.3标准.     

基于混沌系统的真随机数发生器芯片设计和实现

提出了一种真随机数发生器的硬件设计.结合时间离散混沌与振荡器采样,即由时间离散混沌系统作为高频振荡源,通过低速时钟采样产生随机数.理论研究和测试分析证明,该方案能生成分布均匀、彼此独立的随机信号.经制版流片后,芯片能在1 MHz时钟下输出满足随机性测试的串行随机数,且抗干扰性较好.     

基于DCVSPG逻辑的双轨四相异步电路设计

基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(Null Convention Logic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.     

MOSFET二维数值分析程序——TDAM

集成电路的发展要求不断缩小MOSFET的尺寸.用解析方法描述小尺寸器件有较大的局限性.为精确描述小尺寸器件,人们不得不求助于较复杂的数值方法. 本文提出一种适用于小型计算机的短沟MOSFET二维数值分析程序——TDAM.在处理基本方程时,对流函数作了简化,使运算收敛速度加快.在描述杂质分布时,结合解析和数值方法实现了二维模拟.TDAM同SUPREM-2联用,能从器件的工艺和几何参数出发预测物理特性和电特性.TDAM除能给出MOSFET的端子直流特性,还可提供二维载流子分布、电势分布、电流密度分布等用测量手段得不到的信息. 以下依次叙述物理模型、数学处理、程序概述、计算结果及讨论和结束语等.     

基于软干扰消除的MIMO-OFDM系统迭代检测算法

提出了一种新颖MIMO-OFDM系统的迭代检测方案,该方案充分利用了系统提供的频率和空间分集.通过在迭代处理中使用外部信息来利用由rich-scattering环境所提供的空间频率分集,来获得理想的系统容量.为了进一步提高系统性能,又提出了一种基于软干扰消除的检测算法.分析和仿真结果表明,新提出的接收机方案获得了很好的性能.     

32位时延无关异步流水线乘法器设计

提出采用Heaviside函数建立可精确描述门限门行为的数学模型，该数学模型可描述门限门的置位、复位行为．针对异步单轨逻辑健壮性差的缺点，基于零协议逻辑(Null Convention Logic)设计了双轨逻辑的时延无关32位异步流水线乘法器．乘法器基于改进的Booth编码和Wallace树．该乘法器与采取同样结构的同步乘法器的仿真结果表明，前者的性能提高了近4倍．