首页 | 本学科首页   官方微博 | 高级检索  
     检索      

千兆以太网1000BASE-T收发器物理编码子层系统及芯片设计
引用本文:夏琦,戎蒙恬,诸悦.千兆以太网1000BASE-T收发器物理编码子层系统及芯片设计[J].上海交通大学学报,2006,40(3):528-531.
作者姓名:夏琦  戎蒙恬  诸悦
作者单位:上海交通大学,芯片与系统研究中心,上海,200240
基金项目:上海市科学技术委员会资助项目(0370620022)
摘    要:提出了一种优化而可行的系统结构,并以硬件实现了千兆以太网物理编码子层.该系统主要电路模块包括:递归式系统卷积码和网格编码器,以达到约6 dB的编码增益;优化的逻辑电路,以实现符号映射,替代了约6 KB的ROM;并行搜索阵列电路,以实现物理编码子层的训练.仿真及FPGA验证结果表明,该系统的关键路径时延小于7 ns,符合802.3标准.

关 键 词:千兆以太网  物理编码子层  网格编码  并行搜索阵列
文章编号:1006-2467(2006)03-0528-04
收稿时间:2005-04-02
修稿时间:2005年4月2日

System Design and Implementaion of Physical Coding Sublayer in Gigabit Ethernet 1000BASE-T Transceiver
XIA Qi,RONG Meng-tian,ZHU Yue.System Design and Implementaion of Physical Coding Sublayer in Gigabit Ethernet 1000BASE-T Transceiver[J].Journal of Shanghai Jiaotong University,2006,40(3):528-531.
Authors:XIA Qi  RONG Meng-tian  ZHU Yue
Institution:IC and System Research Center, Shanghai Jiaotong Univ. , Shanghai 200240, China
Abstract:This paper proposed an optimal and feasible system design and implementation of 1000BASE-T physical coding sublayer.The system includes the recursive systematic conventional code(RSC) and Trellis encoder which provide an asymptotic coding gain of 6dB,new optimized logics for symbol mapping to replace the traditional memory look-up table design,parallel searching array for PCS training module.The simulation result and verification result on FPGA show that the critical path is less than 7 ns and this system design fulfills 802.3ab specification.
Keywords:gigabit Ethernet  physical coding sublayer(PCS)  trellis code  parallel search  
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号