一种数字域自校正流水线模数转换器改进结构

研究了对流水线模数转换器级间增益误差进行补偿的数字域自校正算法，提出了一种适用于数字域自校正的改进的流水线结构。该结构通过对参考电压的调整，避免了以往自校正结构中产生丢失码字、降低输入范围的现象。结果表明，校正后系统的线性度有了大幅度的提升。     

基于PCMCIA接口数据加密算法的硬件实现

根据标准数据加密算法,提出了一种新的对称分组加密算法,并基于国际个人计算机存储卡协会(PCMCIA)接口标准完成了加密/解密芯片的总体设计和硬件实现.在验证系统的同时,对整个系统进行了功能仿真和性能分析,并与可编程门阵列(FPGA)仿真和软件仿真的处理速度进行了比较.在系统设计的过程中,不仅考虑可以完成单机数据加密的功能,而且还保留了网络接口,为进一步实现网络数据传输提供了依据.     

采用数学建模方法对通用分组无线业务网络的性能分析

建立了一个二维连续时间的马尔可夫链模型，描述了通用分组无线业务(GPRS)和语音业务在一定的动态信道分配方案下对有限信道资源的共享。采用一种近似求解方法求得上述马尔可夫链的稳态解，通过数值计算可以估计出GSM／GPRS网络的一些主要性能，如呼叫阻塞率、数据平均传输速率、信道利用率等。计算结果表明，该模型对于估计网络性能是有效的，对于网络优化也具有一定的辅助作用。     

Turbo码的迫零研究

Turbo码在低信噪比(SNR)下能获得优异的性能，但是若不进行迫零处理，Turbo的性能可能会受到严重的影响．文中从迫零对Turbo码距离谱的影响，迫零在Turbo码中的作用进行了理论分析，提出了一种具自迫零特性的交织器的实现算法．并通过仿真验证了这种具自迫零特性的交织器的性能．对几种迫零方式的性能进行比较．仿真结果表明，该交织器表现的性能优于只对RSC1迫零的性能，迫零有助于Turbo码性能的改善．     

一种串行的有限域平方和算法及其VLSI结构

提出了一种迭代的有限域平方和算法,每次迭代完成一次比特乘法和模不可约多项式F(x)运算.基于此算法设计出了一种新的串行电路结构.它的面积复杂度和吞吐量分别为O(m)和1/m.与一些已提出的平方和电路结构相比,该结构具有低面积复杂度.它适合具有小面积要求的VLSI设计.此结构可用来计算指数和平方运算.     

一种针对WWW业务的移动台状态转移方案

针对WWW业务的非连续特性,提出了一种根据业务参数的变化动态确定移动用户设备信令连接释放时刻的算法.该算法兼顾了会话过程中的信令连接重建概率、信令连接占用效率以及信令负荷三方面因素,网页下载时间和阅读时间的预测采用了具有重尾特性的Pareto模型.此外,算法的输入参数还包括每次会话中网页请求的平均次数,从而进一步增强了优化效果.在信令负荷的预测上同时考虑了状态转移信令和移动性管理信令.仿真结果表明,这一动态算法对信令连接重建概率和信令连接占用效率两方面性能提供了良好的平衡机制,并使控制信令总量维持在一个较低的水平.     

OFDM/DMT中一种基于DIT-DHT的高效率FFT/IFFT结构

提出了一种基于按时间抽取(DIT)离散哈特莱变换(DHT)的快速傅里叶变换(FFT)结构,运算过程均为实数操作.与复数FFT相比,该结构可以节省1/2的RAM并且需要更少的乘法器和加法器.这种FFT/IFFT结构适用于ADSL/VDSL、DAB/DVB、WLAN及其他OFDM/DMT应用和实数FFT应用中.     

基于M算法的1000 BASE-T千兆以太网收发器联合解码均衡器实现研究

提出了一类适用于IEEE 802.3ab标准1000 BASE-T千兆以太网收发器的预滤波M算法联合解码均衡器.通过研究保留路径数、期望信道响应拖尾长度以及回溯深度等参数对M算法解码器的性能与硬件复杂度的影响,确定了优化参数和结构.0.18μm标准单元CMOS工艺下的综合和后仿真证明其性能与硬件复杂度均优于常用的预滤波并行判决反馈解码器(Parallel Deci-sion Feedback Decoder,PDFD).研究表明,预滤波M算法解码器适合在多种情况下取代预滤波PDFD,用于1000 BASE-T千兆以太网收发器联合解码均衡器,其中4tap PF-MA4解码器的性能优于14tap PDFD,而面积仅为其39%.     

二阶Sigma-Delta ADC自适应量化算法及电路实现

分析了二阶Sigma-Delta ADC(SDADC)量化反馈电平对SNR的影响,提出了自适应量化算法及其电路实现.该算法能够检测输入信号的强度、自适应调整量化反馈电平的大小,并在调制器的输出端用数字电路矫正自适应量化引入的输入信号幅度的增长.仿真结果表明,所提出的算法能同时解决由于输入信号强度的减小和量化器过载而引起的SNR下降问题,使得自适应Sig-ma-Delta ADC(ASDADC)的SNR与输入信号的强度无关,且输入动态范围扩大至满幅.     

一种改进型高性能CMOS锁相环电荷泵的设计

设计了一种高性能锁相环电荷泵电路.该电路采用UMC 0.18μm Mix-Mode CMOS工艺实现.仿真结果表明,通过利用电荷共享加速电流镜的开启,该电荷泵开启时间仅为0.3 ns,不会产生鉴相死区,能较好地抑制时钟馈通、电荷注入等非理想特性的影响,并且适合于低电压工作.通过与传统型及参考型两种电荷泵电路的仿真对比,验证了所设计电荷泵的优越性.