自跟踪对数域滤波器的设计

在LC梯形网络设计的基础上,提出一种流控自跟踪二阶滤波器的电路结构和实现方法.输入的电压信号先经放大电路处理后,再经限幅电路、整形电路及宽频频率电流转换电路组成的频率自跟踪电路,将放大的电压信号转换为电流信号,以该电流信号作为对数域滤波电路的偏置电流控制端间接调节滤波器的截止或中心频率,从而实现滤波频率对输入频率的自动跟踪.仿真实验结果表明,带通滤波器和低通滤波器的最高中心频率为30MHz,对输入频率的跟踪范围为1~30 MHz.仿真实验验证了该设计方法的有效性和可行性.     

一种利用体偏置改善温度特性的电流源

基于130 nm绝缘体上硅工艺技术,针对工艺偏差对器件特性带来的影响,提出了一种可跟随工艺偏差自动调整温度系数的电流源;针对交叉耦合电流镜,引入自适应体偏置电路来改善电路在不同工艺角下的温度系数;仿真结果表明:-40～85℃温度范围内,工艺偏差使得所提电流源温度系数偏离典型工艺角下的值为22%,而无体偏置电流源偏离达100%之多,所提电流源在不同工艺角下平均温度系数为91 ppm/℃,比无体偏置电流源温度系数降低50%。     

一种新的单端输入迟滞比较电路

设计了一种结构特殊的迟滞比较器.电路为单端输入,翻转电压以及迟滞电压均由电路内部产生,通过对电路内部的参数调节即可改变翻转电压和迟滞电压的具体值.电路自身具有一个结构简单的电流源产生电路,不需要从外界获取偏置电压、仅由电源供电,因此有很强的独立性.通过0.6 μm CMOS工艺来实现,HSpice仿真结果表明:在3 V的工作电压下翻转电平可设置在100～240 mV之间,迟滞电压能精确到5 mV,瞬态响应时间小于1 μs.     

一款抗单粒子瞬态加固的偏置电路

通过增加一个NMOP、PMOS和一个电阻组成的单粒子瞬态抑制电路,设计了一种新的抗单粒子瞬态加固的偏置电路,该偏置电路具有较高抗单粒子瞬态能力.为了证实其抗单粒子能力,基于SIMC 130 nm CMOS工艺设计了传统的及提出的抗单粒子瞬态两种结构的偏置电路.仿真结果表明,对于提出的加固偏置电路,由单粒子引起的瞬态电压和电流的变化幅值分别减小了约80.6%和81.2%;同时增加的单粒子瞬态抑制电路在正常工作状态下不消耗额外功耗,且所占用的芯片面积小,也没有引入额外的单粒子敏感结点.      

一种低功耗低相位噪声的压控振荡器设计

就压控振荡器设计中如何实现低功耗和低相位噪声的问题,提出了一种改进型自开关偏置设计方法,在减小尾部偏置晶体管闪烁噪声的同时,抑制了负阻管1/f噪声的变频转化,有效地改善了带内相位噪声;同时采用线性区偏置和电流复用,实现低电源电压供电和低功耗,电路采用0.18μm标准CMOS工艺实现。通过对线性度、噪声和功耗的仿真测试,结果显示了设计的正确性。     

一种新型的高性能带隙基准电压源

提出了一种新型的高性能带隙基准电压源,该基准电压源采用共源共栅电流镜提供偏置电流,减少沟道长度调制效应带来的误差,并增加1个简单的减法电路,使得偏置电流更好地跟随电源电压变化,从而提高电路的电源抑制比。整体电路使用CSMC 0.6μm CMOS工艺,采用Hspice进行仿真。仿真结果表明,在-50~ 100℃温度范围内温度系数为2.93×10-5℃,电源抑制比达到-84.2 dB,电源电压在3.5~6.5 V之间均可实现2.5±0.0012 V的输出,是一种有效的基准电压实现方法。     

一种新的电流模式升压开关电源中的电流检测电路

电流检测电路是功率集成电路中重要的功能模块.一方面它可以大大提高整个系统环路的稳定性,另外一方面也可以避免功率管被大电流烧毁.目前已有多种拓扑结构的电流检测技术,通常采用的方法是在所要检测电流支路上加入一个小电阻,通过采样电阻上的压降来反映支路上的电流,或是利用MOS管的漏源电压的变化来采样流过该管的电流.前者将增加一个额外的功率损耗,而后者由于温度等变化导致电流检测精度的降低.文章设计了一种新型低功耗的高精度电流检测电路,采用2个MOS管串联的形式作为检测拓扑,利用三极管高增益的特性,克服了传统电流检测技术中增加额外功耗和精度较低的缺点,并通过电路的优化设计,降低了温度、电源电压和偏置电流对电流检测结果的影响.     

高速锁相环的核心部件压控振荡器的设计

提出了高速锁相环的核心部件压控振荡器（VCO）的一种设计方案，该VCO采用环路振荡器结构，主要由3级电流模驱动逻辑（CSL）反相器延迟单元、Cascode偏置电路以及输出缓冲整形电路这3大部分组成。仿真结果表明采用了CSL结构作为延时单元的压控振荡器具有良好的线性度，较宽的线性范围以及高的工作频率。     

高速锁相环的核心部件压控振荡器的设计

提出了高速锁相环的核心部件压控振荡器(VCO)的一种设计方案，该VCO采用环路振荡器结构，主要由3级电流模驱动逻辑（CSL）反相器延迟单元、Cascode偏置电路以及输出缓冲整形电路这3大部分组成。仿真结果表明采用了CSL结构作为延时单元的压控振荡器具有良好的线性度，较宽的线性范围以及高的工作频率。     

全差分式电流控制电流传输器

提出了一个全差分式电流控制电流传输器电路(FDCCCII),分析了其工作原理. 该全差分式电路具有电流控制功能,并能抑制偶次谐波和共模干扰. 仿真结果表明,在0～30 MHz的频率范围内,提出的电路满足FDCCCII理想端口特性. 当偏置电流IB=1.3 μA时, FDCCCII电路的功耗为5.69×10-5 W. 据此电路设计了一个差分式电流控制电流模式滤波器,仿真结果证明该滤波器是可行的.     

基于CMOS的带隙基准电压源的分析与设计

基准电压源是在电路系统中为其他功能模块提供高精度的电压基准,或由其转化为高精度电流基准,为其它功能模块提供精确、稳定的偏置的电路.它是模拟集成电路和混合集成电路中非常重要的模块.基准源输出的基准信号稳定,与电源电压、温度以及工艺的变化无关.本文在研究带隙基准基本原理的基础上,使用Spectre进行仿真并给出了仿真结果.     

低功耗高线性度超宽带低噪声放大器的设计

提出了一种具有低功耗、高线性度、高增益、低噪声的放大器.该电路采用共栅结构实现输入匹配,正向衬底偏置技术与电流复用技术降低功耗,后失真技术提升线性度.实验仿真结果表明,所设计的低噪声放大器在低功耗条件下各方面性能良好.     

一种用于多通道10 Gbit以太网接口的CMOS 3.125 Gb/s接收器

介绍了一种单片集成的3．125 Gb／s接收器的设计,它适用于IEEE 802．3ae四通道10Gb／s以太网接口．电路采用了多相时钟结构和并行采样技术以降低电路速度要求．电荷泵采用了常跨导偏置技术以降低环路对工艺、电源电压和温度变化的敏感度．时钟数据恢复电路采用1／5速率时钟降低振荡器的设计难度,时钟恢复的同时完成1：5解串功能,降低了电路功耗．电路采用0．18μm CMOS工艺设计和仿真,总体功耗为95mW,625MHz恢复时钟的输出抖动小于75ps,电路在3．125 Gb／s的数据率和各种工艺角下工作正确．     

一种降低对数域滤波器噪声和功耗的方法

针对现代电子设备微型化的需要,对数域滤波器更适合于低电压工作,动态偏置技术可以降低电路系统的噪声和功耗.文中提出了一种动态偏置应用于对数域滤波器中的方法,可以在不改变滤波器传输函数的情况下降低对数滤波器噪声的功耗.以一个三阶差分对数域滤波器的设计为例说明了动态偏置技术的应用.Pspice模拟结果表明,与恒定偏置滤波器相比,当输入信号为最大允许输入信号的1/10时,动态偏置滤波器的输出噪声和功耗分别下降了约17dB和12dB,但滤波器的动态范围基本保持与最大输入信号时相同.     

LDMOS功率放大器热效应最小化偏置电路设计

LDMOS功率放大器热效应会导致放大器的性能恶化,在LDMOS场效应管自热效应模式的基础上分析和仿真了一种最小化器件热效应得偏置电路设计。实验结果证实了偏置电路的仿真设计方法的有效性。     

Wide Symmetrical Dynamic Range PWM Neuron Circuit with Power Efficient Architecture

IntroductionAs the most important block in artificial neuralnetworks (ANNs) ,the behavior of the neuronstrongly influences the performance of the wholenetwork. The sigmoid function is popularlyadopted as the activation function of artificialneurons.The pulse stream approaches,which isoften used to model a neuron with this function,has a digital stream output as an analoginformation axis[1] .There have been several kindsof pulse stream neuron circuits[2 4 ] .The circuitproposed by Haycock and…     

一种高性能的低压CMOS带隙基准电压源的设计

提出一种新型的芯片内基准电压源的设计方案,基准电压源是当代数模混合集成电路以及射频集成电路中极为重要的组成部分。为满足大规模低压CMOS集成电路中高精度比较器、数模转换器、高灵敏RF等电路对基准电压源的苛刻需要,芯片内部基准电压源大部分采用基准带隙电压源。研究并设计了一种低功耗、超低温度系数和较高的电源抑制比的高性能低压CMOS带隙基准电压源。其综合了一级温度补偿、电流反馈技术、偏置电路温度补偿技术、RC相位裕度补偿技术。该电路采用台积电(TSMC)0.18μm工艺,并利用Specture进行仿真,仿真结果表明了该设计方案的合理性以及可行性,适用于在低电压下电源抑制比较高的低功耗领域应用。     

一种基于BiCMOS工艺误差放大电路的设计

针对消费电子产品PWM电流型DC-DC电源管理芯片的特点，设计了芯片中所必需的误差放大器，利用带隙基准电压源的原理，结合OTA放大器，提出一种新的误差放大器电路的设计，实现了芯片中误差放大器的功能，满足了芯片电压环路的要求。基于UMC0．6μm BCDBiCMOS工艺，Hspice软件仿真的结果表明所设计的误差放大电路具有结构简单、稳定性高、功耗低等特点，可工作在3．3V-5．5V的电压范围下，性能有很大改善，满足了芯片的需要，可以用于类似芯片中。     

锁相环高性能电荷泵电路的设计

设计了一种新型电荷泵电路,该电路采用了差分反相器,可工作在2 V的低电压下,具有速度快、波形平滑、结构简单、功耗低等特点.HSpice仿真结果显示,电荷泵的工作频率为10 MHz时,功耗仅为0.1 mW,输出信号的电压范围宽(0~2 V).该电路可广泛应用于差分低功耗锁相环电路中.     

基于倍压整流电路的高压交流电源设计

传统高压交流电源通常由高频交流(HF)变压器、整流滤波电路和逆变桥正弦脉宽调制(SPWM)主电路组成。设计高频高压变压器是传统高压交流电源设计中的难点。提出一种新型小功率高压交流开关电源设计方案,采用倍压整流技术和升压斩波(BOOST)电路实现升压,避免了设计高频高压变压器时的绝缘距离受限制、空载电流过大,高频振荡回路可靠性低等问题,简化小功率高压交流电源拓扑结构,具有设计简洁,稳定可靠的优点。