采用BP-GA算法的一种LSI神经网络的电路设计

将误差反传 (BP)算法和遗传算法 (GA)有机地结合在一起 ,提出了一种新的算法 BP- GA。采用 BP- GA算法 ,设计了一个两层前向 L SI神经网络。作为神经网络的关键部件 ,提出的新型神经元性能优越。它的激活函数与理想sigmoid函数拟合很好 ;可实现对阈值及增益因子的编程并且不同增益因子下饱和输出电压值相同。采用标准 1.2 μmCMOS工艺的模型参数 ,对该两层前向神经网络电路进行的HSPICE模拟证明了它有解决异或 (XOR)问题的能力     

一种改进的PWM型VLSI神经网络的设计

神经网络的超大规模集成电路 (VL SI)实现是发挥其优势的有效途径。改进了现有的基于脉宽调制 (PWM)技术的 VL SI神经网络设计方式。提出了一种结构简单的突触乘法器 ,它的精度高、线性范围大 ,而且不受开关噪声的影响。设计了一个增益可调的电压型 sigmoid变换电路 ,用以实现不同的神经元激活函数。提出一个 PWM所必需的电压-脉冲转换电路 ,它具有较高的转换精度和线性度。以这 3种电路为基础设计了一个解决异或 (XOR)问题的 PWM型VL SI神经网络。模拟结果表明其功能正确 ,具有较高的识别速度 ,适于神经网络的 VL SI实现     

Wide Symmetrical Dynamic Range PWM Neuron Circuit with Power Efficient Architecture

IntroductionAs the most important block in artificial neuralnetworks (ANNs) ,the behavior of the neuronstrongly influences the performance of the wholenetwork. The sigmoid function is popularlyadopted as the activation function of artificialneurons.The pulse stream approaches,which isoften used to model a neuron with this function,has a digital stream output as an analoginformation axis[1] .There have been several kindsof pulse stream neuron circuits[2 4 ] .The circuitproposed by Haycock and…     

用于模式识别的多输入开关电流型模糊处理器

提出了一种用于模式识别的新型多输入开关电流模糊处理器。该处理器是一个模数混合系统。其中，数字部分用于对输入码进行译码，并且产生系统所需的时钟和控制信号，模拟部分用于处理模糊信息并输出识别结果。该系统可以采用分时的方法接收未知模式的多个特征。模糊处理利用加权求和－求大操作，其中综合函数的权重可调，以提高处理器的自适应能力，并拓展其应用场合。侧重于集成电路的模拟程序ＰＳＰＩＣＥ模拟结果表明，该系统性能好、精度高。同时，电路在规模上易扩展。由于采用开关电流技术，该系统电路可以直接采用标准的数字互补型金属氧化物半导体（ＣＭＯＳ）工艺来实现，便于模、数混合集成，易于超大规模集成电路（ＶＬＳＩ）的制作。     

采用内环平均电流共享的多相电源分析与设计

多相电源的设计需要分析其动态特性和系统稳定性。该文在单相电源的基础上建立了多相电源的小信号模型,并利用控制理论推导了系统的传输函数。利用Bode图分析方法,对多相电源的小信号稳定性和动态特性做了系统上的分析,特别考虑了电压反馈网络和电流反馈网络的各个参数对系统稳定性的影响。在此基础上,设计了多相电源芯片,并指出内环平均电流共享相对于外环平均电流共享的优点:面积小三分之一,功耗小二分之一,同时系统传输函数只有3个极点,系统稳定性要更好。     

Low-Power CMOS VCO with Dual-Band Local Oscillating Signal Outputs for 5/2. 5-GHz WLAN Transceivers

The paper describes a novel low-power CMOS voltage-controlled oscillator (VCO) with dual-band local oscillating (LO) signal outputs for 5/2. 5-GHz wireless local area network (WLAN) transceivers. The VCO is based on an on-chip symmetrical spiral inductor and a differential varactor. The 2. 5-GHz quadrature LO signals are generated using the injection-locked frequency divider (ILFD) technique. The ILFD structure is similar to the VCO structure with its wide tracking range. The design tool ASITIC was used to optimize all on-chip symmetrical inductors. The power consumption was kept low with differential LC tanks and the ILFD technique. The circuit was implemented in a 0.18-fim CMOS process. Hspice and SpectreRF simulations show the proposed circuit could generate low phase noise 5/2. 5-GHz dual band LO signals with a wide tuning range. The 2. 5-GHz LO signals are quadrature with almost no phase and amplitude errors. The circuit consumes less than 5. 3mW in the tuning range with a power supply voltage of 1