低功耗14/8 bit逐次逼近式A/D转换器的设计

设计了基于逐次逼近式架构的低功耗A/D转换器.该转换器有14/8 bit转换精度2种工作模式,其采样率分别为0～1×105/s和0～2×105/s.低功耗转换器基于0.18μm的互补金属氧化物半导体(CMOS)工艺完成版图设计,版图面积仅为0.64 mm×0.31 mm.转换器在最高性能下的积分非线性(INL)和微分非线性(DNL)最低有效位分别为0.38 LSB和0.33 LSB,电流消耗仪为2 mA.     

一种低功耗CMOS LNA优化设计方法

基于SMIC 0.18 CMOS工艺,设计了一个工作频率为5.8 GHz的差分低噪声放大器。针对低功耗电路的设计要求,通过在输入级增加电容实现了限定功耗下的输入和噪声同时匹配。仿真结果表明,设计的低噪声放大器具有良好的综合性能指标。增益为22.47 d B,噪声系数为1.167 d B,输入反射系数(S11)、输出反射系数(S22)、反向隔离度(S12)分别为-24.74 d B、-17.37 d B、-31.52 d B。在1.5 V电源电压下,功耗为17.3 m W。     

高性能低功耗10 bit 100 MS/s SAR ADC

设计了一种高性能低功耗的10 bit 100 MS/s逐次逼近寄存器(SAR)模数转换器(ADC).基于优值(FOM)设计了一种数模转换器(DAC)单元电容确定法,从而实现了ADC性能和功耗之间的最优折中,得到了最小的后仿真优值为17.92 f J/步,以及与之对应的最优单元电容值1.59 f F.为了减小输入共模电压变化引起的信号敏感性失调,设计了改进的P型输入动态预放大锁存比较器,比较器采用共源共栅结构(cascode)作为P型预放大器的偏置,从而增加了预放大器的共模抑制比(CMRR).模数转换器采用1层多晶硅8层金属(1P8M)55 nm互补型金属氧化物半导体(CMOS)工艺进行了流片验证,在1.3 V电压和100 MS/s采样率的环境下进行测试,信噪失真比(SNDR)的值为59.8 d B,功耗为1.67 mW,有效电路面积仅为0.016 2 mm~2.     

低功耗13 b 107 样品/s模数转换器

描述一个基于0.6μm CM O S工艺的、低功耗的13 b,107样品/s流水线模数转换器(ADC)的设计。为了达到13 b的转换精度,在电路设计中采用了电容误差平均技术;为了实现低功耗设计,在电路设计中综合采用了运算放大器共享、输入采样保持放大器消去、按比例缩小和动态比较器等技术。在考虑工艺实现中的非理想因素的条件下,对ADC电路进行晶体管级M on te-C arlo仿真,当ADC以10MH z的采样率对1MH z的正弦输入信号进行采样转换时,在其输出得到了82 dB的非杂散动态范围,并且此时ADC模拟部分的功耗仅为11mW。     

一个单端LO输入的新型混频器电路

设计了一个基于工作在线性区的MOSFET的新型宽带混频器.此混频器以标准CMOS工艺和简单的电路实现了现代无线通讯系统高线性度、低压和低功耗的要求,工作频带宽,且只需单端本振输入,解决了本振信号的单双端变换问题.由仿真结果可知:电路工作电压为1.2 V,功耗3.8 mW,增益为13.8 dB,P-1 dB为-4 dBm,噪声为12 dB.     

一类非线性MIMO系统的神经网络直接自适应鲁棒解耦控制

针对一类未知非线性MIMO系统(多输入/多输出系统),应用“主导输入”的概念,基于神经网络理论提出一种直接自适应鲁棒解耦控制方法.该方法不仅保证了闭环系统的稳定,而且使外部干扰、神经网络逼近误差及输入对输出的交叉耦合对跟踪误差的影响衰减到给定的水平.     

脉冲功率开关RSD的高dI/dt特性研究

基于等离子体双极漂移模型,得到了超高速大功率半导体开关反向开关晶体管(RSD)的dI/dt耐量解析表达式,分析了RSD的主放电回路模型,在此基础上讨论了影响RSD的dI/dt特性的因素,dI/dt随预充电荷总量的增加、通过p基区的电子扩散时间和p基区电子寿命的缩短而增大,随主放电回路电压的上升和电感的减小而增大.RSD的dI/dt耐量可达1×105A·μs-1,远高于普通晶闸管,可应用于短脉冲大电流领域.     

低功耗三输入异或（XOR）门

基于常用三输入异或（XOR）门实现方法的分析,设计了一种新的基于晶体管级的三输入XOR门电路．与已公开发表的典型电路相比较,文中所建议的电路具有低功耗和低功耗延迟积（PDP）的特性．     

一种低功耗大摆率Class-AB OTA电路设计

为提高低功耗条件下运放电路的工作速度,基于Class-AB复合型差分对、非线性电流镜传输、交叉耦合对管正反馈3种结构的有机组合,提出了一种高速运算跨导放大电路(OTA)的结构设计方案.该方案在低功耗条件下,电路具有优异的摆率倍增性能,同时电路小信号带宽与低频增益得到一定程度的改善.电路采用CSMC 0.5μm CMOS工艺进行设计并完成MPW流片.在5 V电源电压下测试得到的电路静态功耗仅为11.2μA,最大上升沿与下降沿摆率分别为10和2 V/μs,低频增益60 dB以上,单位增益带宽达到3 MHz.结果表明,新型Class-AB OTA电路比同类参考OTA电路具有更高的大信号瞬态响应品质因子.     

非线性广义系统的输入-状态稳定性

研究非线性广义系统的输入-状态稳定性问题.输入-状态稳定性是非线性控制系统的一个重要性质,基于非线性系统的输入-状态稳定性概念,给出非线性广义系统输入-状态稳定(ISS)的定义,并利用ISS-Lyapunov函数给出非线性广义系统输入-状态稳定的一个充分条件.     

一种低功耗跨导电阻电容型镜像抑制复数滤波器

针对无线传感网(WSN)对射频接收机低功耗的要求,提出了一种适用于WSN低中频接收机的一阶跨导电阻电容型(Gm-R-C)镜像抑制复数滤波器.该结构采用2个低功耗的全差动Gm单元和R-C负载对同相/正交输入信号进行低通滤波,频率变换则通过另外2个交叉耦合的差动Gm单元来实现.在详细分析一阶单元线性度、中心频率和调节范围的基础上,采用0.35 μm CMOS工艺设计了一个4阶巴特沃斯复数滤波器,带宽为160 kHz,中心频率为300 kHz.在1％的器件失配下,仿真得到的镜像抑制比达到50 dB,带内的输入3阶截取点功率为25.1 mW,通带增益为18 dB,输入参考噪声均方根电压值为35 μV;在2.7V电源电压下,滤波器消耗总电流仅为760 μA.仿真结果表明,滤波器的各项性能均满足WSN系统的需求并具有较低的功耗.     

针对植入式应用的8位100kS/s的逐次逼近型模数转换器设计

针对植入式医疗电子的应用需求设计了一个8位100 kS/s的低功耗逐次逼近型模数转换器(SAR ADC),并且基于0.13μm 1P8M工艺进行了流片(tape-out)验证.为了达到降低功耗的设计目标,对SAR ADC的子模块进行了仔细的分析设计:采用满足精度和速度要求的无源互补开关;采用失调(offset)优化的无静态电流的动态比较器;采用无静态功耗的电容阵列子数模转化器.测试结果表明,当输入测试信号为9.37 kHz时,该SAR ADC的信号噪声失真比(SNDR)为49.2 dB,动态无杂散范围(SFDR)为63 dB,有效位(ENOB)为7.8位.其微分非线性(DNL)和积分非线性(INL)分别为-0.15/+0.15 LSB和-0.35/+0.23 LSB,功耗为3.2μW,优值(FoM)为143 fJ/conversion-step.     

一种低功耗高精度电流比较器的设计

针对传统电流比较器功耗高、精度低等问题,提出了一种基于Wilson电流源的CMOS电流比较器电路.它由Wilson电流源、差分放大器和输出增益级3部分组成.由于Wilson电流源具有较好的恒流特性以及较高的输出阻抗,所以该电流比较器具有较高的比较精度和低延迟的传播特性.采用TSMC 0.18 CMOS工艺HSPICE模型参数对该电流比较器的性能进行了模拟,该电路具有较高的比较精度,当参考输入电流为5 nA时,电路正常工作.当输入差分电流为1μA时延迟为2.2 ns,电路的功耗在TT(typical)工艺角下为95μW.结果表明,该CMOS电流比较器具有较大的速度/功耗比,性能受工艺偏差影响较小,适用于高速、低功耗电流模集成电路.     

碱金属掺杂橄榄石型NaFePO_4的第一性原理研究

采用基于密度泛函理论(DFT)的第一性原理方法研究了钠离子电池正极材料橄榄石型NaFePO_4及其碱金属(Li、Na)掺杂体系的结构稳定性、电子结构、充放电过程结构演化及相关电化学性质.计算结果显示,NaFePO_4可掺杂适量Li、Na,且掺杂后结构稳定.脱钠相结构形成能的计算模拟了NaFePO_4及其掺杂体系充电过程中的相变,NaFePO_4在充电过程中存在Na_5/_6FePO_4与Na_2/_3FePO_42个中间相,铁位锂掺杂体系存在Na_3/_4(Li_1/_(12)Fe_(11)/_(12))PO_4、Na_1/_2(Li_1/_(12)Fe_(11)/_(12))PO_4、Na_1/_6(Li_1/_(12)Fe_(11)/_(12))PO_43个稳定中间相,铁位钠掺杂体系存在Na_5/_(12)(Na_1/_(12)Fe_(11)/_(12))PO_4、Na_1/_6(Na_1/_(12)Fe_(11)/_(12))PO_4、Na_(1/12)(Na_(1/12)Fe_(11/12))PO_43个稳定中间相.此外,通过分析电子结构,还发现Li、Na掺杂体系中有部分O~(2-)发生氧化参与电荷补偿,这使得掺杂体系的充电电压略高于未掺杂的NaFePO_4.     

一种采用时间交织结构的低功耗Pipelined SAR模数转换器设计

设计了一款低功耗12bit 100MS/s流水线逐次逼近型模数转换器(Pipelined SAR ADC),提出了一种第二级子模数转换器时间交织的结构,改善了模数转换器的采样率;优化Pipelined SAR ADC前后级子ADC的位数关系,同时结合半增益运算放大器技术,降低了运放的设计难度,减小了运放的功耗.本设计是在TSMC65nm LP工艺下设计实现的,在电源电压为1.2V,采样率为100MS/s,输入信号为49.1MHz时,此ADC可达到69.44dB的信噪比(SNDR)和74.04dB的无杂散动态范围(SFDR),功耗为8.6mW.     

用于流水线ADC的无采样保持运放前端电路

为了降低流水线模数转换器功耗与提升输入信号范围，设计了一种无采样保持运放前端电路. 移除采样保持运放降低了功耗，并改进开关时序进一步降低电路功耗；同时改进传统开关电容比较器输入，使得模数转换器可达到0 ~ 3.3 V满电源电压的量化范围. 将设计的无采样保持运放前端电路应用在一款低功耗12位50 MS/s流水线模数转换器进行验证，采用0.18 μm 1P6M工艺进行流片，芯片面积为1.95 mm2. 测试结果表明：3.3 V电压下，采样率为50 MS/s、输入信号频率为5.03 MHz时，信噪失真比（SNDR）为64.67 dB，无杂散动态范围（SFDR）为72.9 dB，功耗为65 mW.     

基于SET/MOS混合结构的奇偶校验码产生电路的设计

基于单电子晶体管(SET)的库仑振荡效应和多栅输入特性,利用SET和金属氧化物半导体场效应晶体管(MOS管)的互补特性,设计了基于SET/MOS混合电路的奇偶校验码产生电路.利用HSPICE对所设计电路进行仿真验证,结果表明,该电路能够实现产生奇偶校验码的功能.该SET/MOS混合电路的实现只需要1个PMOS管、1个N...     

基于脉宽调制的软开关等离子扬声器

为实现等离子扬声器低功耗与产品化, 在理论分析基础上, 结合零电压开关(ZVS: Zero Voltage Switch) 和脉宽调制(PWM: Pulse-Width Modulation)两种方案的优点, 提出了一种基于 PWM 脉宽调制的软开关控制方 式。 驱动电路采用 IR2110 芯片增强电路的驱动能力, 开关部分则采用软开关的方式提高了电路的整体效率。 通过对比分析电源输入功率、 开关管发热情况和电弧长度后发现, 该方案在电弧长度为 1. 5 cm 的情况下电源 输出功率为12 W, 两开关管的表面温度分别为50℃和58℃。 实验结果表明, 该方案降低了功耗, 提高了整体 电路的稳定性和安全性, 同时降低了控制开关管的 PWM 波的失真度, 因而具有更优秀的实际应用与产品化 能力。     

齐次T-S模糊系统的逼近性能

为深入剖析模糊系统的通用逼近性能,明确定义了输入模糊集的有关概念和模糊系统输入空间的标准双交叠模糊划分,给出了在此定义下的模糊系统的一些基本性质.构造了一类输入变量采用伪梯形隶属函数的一般齐次T-S(CHTS)模糊系统,进而证明了此类T-S模糊系统能够以任意精度逼近满足Lipschitz条件的任意非线性函数,定理假设的保守性得以降低,结论更具一般性.仿真结果验证了齐次T-S模糊系统的通用逼近性,为基于平行分布补偿(PDC)原理和线性矩阵不等式(LMI)的T-S模糊控制系统的设计和稳定性分析提供了理论依据.     

基于可信度的簇间多跳LEACH算法

通过分析低功耗自适应集簇分层型协议(LEACH)和基于可信度的低功耗自适应集簇分层型协议(TE-LEACH)算法的不足,提出一种基于可信度的簇间多跳低功耗自适应集簇分层型协议(TEM-LEACH)算法.该算法既考虑簇头节点传输数据的可信度,又引入网关节点构建路由主干网,保证数据经过最少的跳数传输到基站,有效地延长无线传感器网络生存时间,增加了LEACH算法的适用范围.