低功耗14/8 bit逐次逼近式A/D转换器的设计

设计了基于逐次逼近式架构的低功耗A/D转换器.该转换器有14/8 bit转换精度2种工作模式,其采样率分别为0～1×105/s和0～2×105/s.低功耗转换器基于0.18μm的互补金属氧化物半导体(CMOS)工艺完成版图设计,版图面积仅为0.64 mm×0.31 mm.转换器在最高性能下的积分非线性(INL)和微分非线性(DNL)最低有效位分别为0.38 LSB和0.33 LSB,电流消耗仪为2 mA.     

0.25 μm CMOS工艺10位150 MHz流水线型ADC设计

采用流水线结构完成了一个10位精度150MHz采样率的模数转换器的设计.通过采用动态比较器降低电路的功耗.在采样保持电路中使用一种新颖的自举开关,可减小失真,使得电路在输入信号频率很高时仍具有很好的动态性能.芯片采用台积电(TSMC)0.25μm CMOS工艺,其有效面积为2.8mm2.测试结果表明,最大积分非线性误差和微分非线性误差分别为1.15LSB和0.75LSB;在150MHz采样率下,对80MHz信号转换的无杂散动态范围为52.4dB;功耗为97mW.     

一种改进跨导运放的采样保持电路

采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率.本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈（CMFB）电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的MOS管对实现反馈结构,使输出共模电平在1.65 v快速稳定.该采样保持电路基于0.5 μm 2P3M CMOS工艺,使ADC达到了10位,40 MHz的性能,一级采样电路在3.3 V的电压下其功耗为6 mW.     

一个采用新颖的混合电容切换模式的SAR ADC设计

提出一种应用于逐次逼近型模数转换器的混合电容切换模式。该模式包含两个幅度相同但单调性相反的开关电容阵列, 无需任何额外的稳压电源和电容补偿阵列, 通过差分电压自身的互相补偿, 实现共模电压的稳定。利用上述技术, 基于0.18 μm的CMOS工艺实现一个转换速率为50 MS/s, 分辨率为10-bit的SAR ADC。设计过程中采用开窗逻辑, 减小了比较器输出信号到DAC 控制信号的传输时间; 采用包含自适应延时逻辑的比较环路, 缩短了SAR ADC低位比特的转换时间。测试结果表明, 所设计的SAR ADC在50 MS/s 的转换速率下, 可以实现57.31 dB的SNDR, 1.81 LSB的INL以及0.98 LSB的DNL。     

一种基于伪随机动态补偿的12位250 MS/s流水线ADC

提出了一种基于伪随机补偿技术的流水线模数转换器(ADC)子级电路.该子级电路能够对比较器失调和电容失配误差进行实时动态补偿.误差补偿采用伪随机序列控制比较器阵列中参考比较电压的方式实现.比较器的高低位被随机分配,以消除各比较器固有失调对量化精度的影响,同时子ADC输出的温度计码具有伪随机特性,可进一步消除MDAC电容失配误差对余量输出的影响.基于该子级电路设计了一种12位250 MS/s流水线ADC,电路采用0.18μm 1P5M1.8 V CMOS工艺实现,面积为2.5 mm2.测试结果表明,该ADC在全速采样条件下对20 MHz输入信号的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,积分非线性误差(INL)为-0.4~+0.65 LSB,微分非线性误差(DNL)为-0.2~+0.15 LSB,功耗为320 mW.     

SPCE061A内置ADC非线性误差的补偿方法

针对SPCE061A单片机模-数(A/D)转换器存在非线性问题,给出了一种补偿其非线性误差的方法.首先在硬件上通过TL431提供稳定参考电压,然后在软件上应用平均值法和分段函数补偿法补偿其非线性误差.实际测试表明,转换结果与理论值基本吻合,非线性误差得到有效补偿.     

一种结合高精度TDC的快速全数字锁相环

针对传统全数字锁相环锁相周期长、时间数字转换电路量化误差较大等问题,提出了一种在高分辨率时间数字转换器的基础上能够快速锁相的全数字锁相环.本设计提出的相调模块将量化的相位差还原成时间序列,并在状态机的控制下加入到重构信号中,从而能够在检测到相位差之后的最多两个输入参考时钟周期内使相位一次性对齐,锁相时间控制在0.72μs之内;设计的上升沿检测电路能够在重构与参考信号同频时,准确地检测两者上升沿是否同时到来并给出相应的使能信号,从而在锁相时关闭时间数字转换电路,大大降低了电路的功耗;优化了多时钟多相位的时间数字转换器粗量化的计算方法,提高了粗量化速度,增大了计数器位宽,扩大了测量范围,并且量化误差控制在0.25ns之内.最后完成了整体设计的RTL级建模及仿真,结果证明,该全数字锁相环具有锁相速度快、量化精度高、稳定性好、功耗低、输出频率便于调整等特点.     

高速列并行10位模数转换电路的设计

设计了用于CMOS图像传感器列级信号处理系统的10位模数转换器.该模数转换电路采用两级转换的方式,转换速度较单斜ADC提高了近8倍.设计了电阻阵列式多路斜坡发生器、级联结构比较器、数字纠错和消失调等电路,该ADC在不增加工艺成本的条件下满足了10位精度的要求.电路采用Chartered 0.35μm工艺制造.测试结果表明,该模数转换器的INL±0.5 LSB,DNL±0.5 LSB,信噪比为58.364 7 dB.     

工作于亚阈区的纯MOS管基准电压源的研究设计

本文旨在设计一种无三极管无大电阻无运放的纯MOS电压基准源,采用的方法是利用工作在亚阈值区的NMOS和自偏置的共源共栅NMOS组合。采用CSMC(华润上华)0.5 umBiCMOS工艺,在MOS工艺角sf、27℃,得到输出基准电压为1.520 V,电路功耗仅200 nA,在温度范围(-20℃～100℃)内的温度系数为31.33 ppm/℃.     

一种改进跨导运放的采样保持电路

摘 要：采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率。本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈（CMFB）电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的MOS管对实现反馈结构,使输出共模电平在1.65v快速稳定。该采样保持电路基于0.5μm 2P3M CMOS工艺,使ADC达到了10位,40MHz的性能,一级采样电路在3.3V的电压下其功耗为6mW。     

基于0.18 μm CMOS工艺的2 GS/s 6 bit数模转换器

根据现代通信越来越高的传输速率和宽带要求,设计了一个可用于超宽带系统的无修正2GS/s,6 bit数模转换器.该转换器采用4+2的分段译码电流舵结构,其中高4位采用温度计码,低2位采用二进制码.在对关键单元电路进行了设计和分析之后,在中芯国际0.18 μmCMOS工艺下完成电路的版图设计和流片,芯片面积为975 μm×775 μm.对芯片进行的键合测试表明,其微分非线性为0.11 LSB,积分非线性为0.25 LSB；当采样时钟频率为2 GHz,输入信号频率为13.3 MHz时,无杂散动态范围为52.1 dB,功耗为79 mW.     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

具有单步死区时间控制的3态降压-升压直流-直流转换器

为了提高能量转换效率,扩大输入输出电压范围,研究了在直流-直流转换器中功率传输门结构及死区时间对SMPS(switched-mode power supply)转换器效率与稳定性的影响.不适当的死区时间会产生直流通路导通(cross-conduction)及体2极管导通(body-diode conduction)现象影响转换效率,提出单步死区时间控制的方法使能量转换效率更高.根据3态非反向降压-升压转换器工作原理,分别分析了功率传输门可以扩大输入输出电压范围的工作原理,提出传输门结构可以用来替代输出级上管.基于降压-升压转换器及FPGA开发板,搭建了直流-直流降压-升压转换器测试系统.该转换器输入电压Vin范围为2.7~5.7 V,输出电压Vout为0.3~6.8 V,输出电流可以高达6 A,转换效率可提高4%.     

快速数字电平转换电路IP核设计

基于IP核的技术设计了一种快速数字电平转换电路.采用电压-电流-电压的方式实现不同电压域的电平转换,引入单稳态延时电路和快慢速通道提高电平转换速度和降低静态功耗,并给出了与标准CMOS工艺兼容的扩展漏极高压MOS管的优化设计.仿真结果表明:在将-5～ 5V电压域的数字电平转换成0～ 12V的电压域时,其延时可低于10ns.     

用于多电压域设计的双向全摆幅电平转换器

提出了一种无静态漏电流的高性能电平转换器．与现有的电平转换器不同,此设计能够在无静态功耗的情况下,将阈值电压转换为全摆幅输出,只要输入电平高于输出端电压域的NMOS的阂值电压即可正常工作,并且具有更短的传播延时和更低的动态功耗．此设计具有通用性,其电平转换范围仅受限于半导体工艺．针对40nm工艺实现了该电平转换器电路,并且用SPICE模型进行了仿真．仿真结果显示：该电平转换器能够在无静态功耗的情况下,将0．9V的输入电平转换为输出端电压域的工作电平1．8V,传播延时仅为200ps．     

CMOS数字集成温度传感器的开发

为了准确监测65 nm工艺的高速CPU芯片的工作温度,以保证CPU工作时风扇的运转以及过热报警,本文介绍了0.6 μm的CMOS工艺设计实现的一种集成12C总线通讯的具有远程测温功能的智能温度传感芯片.详细介绍了串联晶体管结构和△-ΣA/D转换技术、非重叠的控制时钟和CMOS开关的消除电荷注入误差的设计,使温度精度达到0.2℃;输出数字信号与12C总线通讯的接口设计简化了后续信号处理和接口电路设计.测试结果表明,检测的温度范围从-15℃到95℃,本地温度误差在1℃以内,远程温度误差在0.75℃以内.     

工作在亚阈区之纯MOS管电压基准的设计

采用工作在亚阈值区的NMOS和源极耦合对的组合设计一种无三极管、无大电阻、无运放的,工作在亚阈区的纯MOS电压基准源.利用CSMC(华润上华)0.5μm BiCMOS工艺,采用Cadence spice软件仿真.测试结果显示,输出基准电压为1.520V,电路功耗仅200nA,在温度范围(-20℃～100℃)内的温度系数为31.30ppm/℃.     

陶瓷湿度敏感元件的相对湿度-频率的线性转换

本文探讨了陶瓷湿敏元件的导电机理;介绍了用无稳态多谐振荡器的R-f转换,使该元件的非线性特性转换成线性化频率输出的一种新技术.通过理论推导给出了线性输出的解析表达式.还作了实验验证.采用这种新技术可以使湿敏元件的线性化问题简化.湿度-频率转换器的线性范围为20～80％RH,灵敏度可达30Hz/%RH.此种转换技术对解决其它非线性敏感元件线性化问题也有一定的指导意义.     

基于分段模型的CRM boost电路软开关时间优化

为解决实际应用中临界导通模式(CRM)下boost转换器软开关时间求解不精确等问题,提出了一种针对非线性电容的分段等效电容模型,基于该模型计算得到最优软开关时间.首先介绍了适用于boost电路谷值开关/零电压开关实现的等效电路,得到软开关谐振过程中的特征微分方程;然后根据非线性微分方程的线性化提出分段等效电容模型,计算软开关过程相关电压电流的解析解;最后利用所求得的解析解迭代得到最优软开关时间.实验结果表明:该方法求得的软开关时间与实际电路的软开关时间的误差在5 ns以内,利用所提出的分段等效电容模型计算的谷值开关/零电压开关时间足够准确,为临界导通模式下boost电路实现软开关提供了指导性的方法.     

应用于电流型数模转换器的积分非线性误差优化方法

提出一种新型积分非线性优化方法,即在电流源上分别并联两组控制信号与原电流源的控制信号相反的辅助伪差分共源共栅MOS管,其电流源产生一个与原共源共栅电流源相反的积分非线性偏差,极大减小数模转换器的积分非线性和开关毛刺现象.仿真结果表明,优化后的积分非线性减少96%,数模转化器的有效转换位数增加了2.1bit,无杂散动态谐波范围增加了15dB;未优化前的积分非线性设计与Monte Carlo仿真结果有500%的偏差,而优化后的偏差仅为60%.