基于NiosⅡ的电子收费专用芯片验证与测试平台设计

通过NiosⅡ处理器及可编程片上系统（SOPC）,设计了一套电子收费（ETC）专用芯片的验证与测试平台．该平台采用Altera CyeloneⅡ EP2C35F672C6N现场可编程门阵列（FPGA）芯片,根据ETC专用芯片的功能,对FPGA芯片内的NiosⅡ处理器核配置相关外设．并编写NiosⅡ应用软件,完成ETC专用芯片的FPGA验证和测试．实践表明。该平台可以提高系统的可复用性,缩短芯片开发周期,降低成本．     

可编程顶点处理器FPGA验证平台的设计与实现

为了对一个面向移动设备的可编程顶点处理器进行功能验证和性能评估,设计了一个基于片上可编程系统(system on programmable chip,SoPC)的FPGA验证平台.在该平台上,采用软硬件协同验证的方法,成功地运行了多个顶点处理器程序.实验结果表明,该平台可以有效地验证可编程顶点处理器的功能,而且适用于3D图形处理器中其他模块的FPGA验证.     

DSP+FPGA的EMIF通信系统设计与实现

数字信号处理（Digital Signal Process,DSP）+可编程阵列逻辑（Field Program Gate Way,FPGA）正在广泛应用于复杂的数字信号处理领域。针对DSP与FPGA单个处理器性能有限、不够灵活等问题，提出DSP+FPGA架构的系统设计方案，基于TMS320C6748(DSP)和EP3C40Q240C8N(FPGA)芯片的外部存储器接口（External Memory Interface,EMIF）实现了DSP+FPGA的协同处理系统。该系统利用FPGA在底层算法的优势与DSP在复杂算法的优势，具有硬件结构灵活、通用性强等特点，相较于单个芯片提高了系统性能，经过测试该系统运行稳定，无误码时通信速率可达到20 MB/s.     

基于SOPC的切割机器人实时图像处理系统的研究

图像实时处理和分析是切割机器人的关键,本文基于SOPC的视频图像系统,利用内嵌NiosII软核处理器来实现图像的采集和处理。该方案在单片FPGA芯片上实现了整个图像处理系统的功能,依靠其大规模芯片容量、并行预算能力和软件可编程特点,实现了切割机器人的集成度、实时性和灵活性。     

基于NiosII的uClinux研究与应用

SOPC(可编程片上系统)是嵌入式系统设计新的发展方向,Linux以其开源、内核小巧而广为使用。论述在FPGA中嵌入NiosII软核(SoftIPCore)处理器,并移植uClinux,应用于数字微波传输系统中,实现传输网的设备监控与网络管理。     

基于FPGA的直接数字式频率合成器设计

采用FPGA可编程芯片实现直接数字式频率合成器(DDS)的设计方法,并用VHDL语言在EPM2C5T144C8芯片上实现了DDS的核心功能设计,通过MAX+PLUSII软件对设计进行了仿真,验证了设计的正确性.DDS中的相位累加器使该系统具有较高的频率分辨率,可实现快速频率切换,有广泛的应用价值.     

基于双核构架的ABNF字符串模式匹配处理器

在字符串模式匹配专用处理器的基础上,设计了一种双核构架的ABNF字符串模式匹配处理器.该处理器的两个内核通过任务调度模块进行耦合,以并行方式或流水线方式协同工作,目的在于减少遍历ABNF规则树的回溯情况和程序执行的分支情况,提高处理器的访存效率.该方案在可编程逻辑器件(FPGA)上进行了功能验证,结果表明,这种双核构架的设计方法能够有效地提高字符串模式匹配处理的并行程度.     

基于SOPC的远程视频图像监控系统的设计

提出一种基于SOPC技术的远程视频图像监控系统的设计方案。通过将NiosII软核处理器、用户自定义逻辑模块、存储器、I/O等集成到单块低成本的FPGA上,组成一个SOPC(片上可编程系统),实现远程视频图像监控系统。与传统的实现方案相比,该方案降低了系统的成本,复杂性和功耗。     

NAND闪存物理特征测试平台设计

设计了基于现场可编程门阵列(FPGA)的快速、准确且可扩展的自动化闪存测试平台,测试平台由主机图形用户界面(GUI)、FPGA控制器和NAND闪存子板组成,通过更换测试座可以适配不同封装和不同类型的NAND闪存芯片,一个FPGA控制器可同时完成8块闪存芯片测试.实验结果表明:当编程/擦除(P/E)操作重复100次时,16 MiB的多层单元闪存(MLC)块测试时间为146 s,8个闪存芯片块的测试时间为188 s.对于常见的闪存芯片,1 d内可完成一个闪存块的耐力测试.原始错误比特数、擦除时间和编程时间随着闪存寿命有规律地变化,读取时间与闪存寿命无明显关系.测试结果符合闪存原理特性,表明测试平台快速有效且并行性高.     

16位模型计算机的FPGA设计与实现

随着近些年现场可编程门阵列(FPGA)的发展和电子设计自动化(EDA)技术的进步,目前基于大规模可编程逻辑器件的嵌入式软核处理器设计已经成为可编程片上系统(SOPC)设计的重要部分。本文介绍了一种以软核处理器设计为核心的模型计算机设计,并给出了模型计算机各主要模块的设计思路和具体实现方法及16位模型机指令系统软硬件验证测试的相关内容。     

基于RISC结构的自定义接入网协议处理单元

针对接入传送网通信协议的多样性和快速变化的应用需求,将网络处理单元(NPU)的设计理念引入到接入传送网集成电路设计中,提出了基于精简指令集处理器(RISC)结构的自定义接入网协议处理器。通过建立在专用扩展指令集基础上的软件来实现控制类的接入协议。该方法可以在相同的硬件条件下,通过改写软件来完成不同协议的处理,提高了设计的灵活性和可升级性。现场可编程门阵列(FPGA)验证结果表明,该方案在综合面积、可编程性等方面比传统的专用集成电路(ASIC)实现方式都要优越。     

基RFID技术和NiosⅡ的无线物资识别终端设计

本文简要介绍利用Altera公司CycloneⅡ 2C35FPGA芯片,采用SOPC(片上可编程系统)技术将NiosⅡ软核处理器、存储器、功能接口和扩展I/O口等集成在一块FPGA芯片上,并移植μCLinux嵌入式操作系统实现无线物资识别终端的设计。同时利用RFID技术,实现对物资的库存情况进行准确的识别、记录、统计,不仅节省了人力,也提高了工作效率。     

采用DSP+FPGA的三轴运动控制器设计

为了满足开放式数控系统的需求,设计了一种基于TMS320F28335浮点型数字信号处理器(DSP)和EP2C8F256C6现场可编程门阵列(FPGA)的通用三轴运动控制器.详细介绍该运动控制器的整体结构、硬件电路设计、插补算法、FPGA各分模块的构成及实现,并给出了相关设计的软件结构框图.该控制器具有结构简单、通用性强、模块化高等特点,能够很好地满足运动控制系统的实时性和精确性.     

基于FPGA的多信道全数字高频雷达接收机

基于软件无线电的设计思路,提出了一种多信道全数字高频雷达接收机的设计方案.该方案采用USB2.0接口设计实现雷达系统控制和数据传输任务,并结合Altera公司的CycloneII系列现场可编程门阵列(FPGA)芯片,实现系统同步控制、数字正交解调以及数字下变频.与传统模拟接收机和中频接收机相比,该系统具有硬件结构简单、参数配置灵活方便等特点.系统闭环测试结果验证了方案的正确性及合理性,能够满足工程应用的需求.     

一种用于FPGA的单粒子翻转试验系统设计研究

单粒子翻转(SEU)试验是测试FPGA芯片抗单粒子翻转性能的重要方法.提出了一种用于测试FPGA芯片抗单粒子翻转性能的试验系统;该系统通过比对待测FPGA芯片输出数据序列和正确数据来判断是否发生数据翻转.如果发生数据翻转,则进一步统计翻转次数和翻转性质,从而能够较全面的测试FPGA芯片的抗单粒子翻转性能.运用该试验系统对某款FPGA芯片进行了单粒子翻转试验,测试结果显示该试验系统能够正确评估被测芯片的抗单粒子翻转性能.     

MPEG-4多路视频编码器硬件解决方案

采用视频A/D(模拟/数字)芯片和FPGA(现场可编程门阵列)技术,实现了多路视频整合输入。该方案用MPEG-4专用编码芯片对多路视频进行编码,通过FPGA实现PCI桥,从而形成完整的多路视频编码器。实践证明,该方案具有效果好、方案灵活、性能价格比高等优点。     

基于FPGA的电子万能材料试验机测控系统的研究

开发了以Altera公司的可编程器件FPGA作主控芯片的万能材料试验机测控系统,并对其主要功能模块进行了设计和分析。采用FPGA作测控系统主控芯片,使用VHDL语言编程来控制模拟和数字信号的采集,将采集到的数据通过USB口送入上位机PC,经专用测控软件处理后得到材料的各个力学性能参数。测试结果表明,该系统运算速度快,控制精度高,设计正确,完全满足万能材料试验机的测控要求。     

基于FPGA的嵌入式容栅扭矩传感器测量系统设计

介绍了一种以Xilinx公司 Spartan-II 系列的xc2s50 FPGA(现场可编程门阵列)芯片为主的嵌入式容栅扭矩传感器测量系统.嵌入式容栅扭矩传感器采用嵌入式设计,特别适合于坦克、装甲车辆等安装空间狭小、对传感器的体积有严格要求的测试系统.以FPGA为代表的可编程逻辑器件在该系统中的应用,可以降低系统PCB板设计的复杂度,抗干扰性能大大提高,功耗低,系统的性能好,可靠性高,操作灵活,测量精度高.     

基于EP1K30TC-114的DDS的优化设计与实现

为了提高系统速率和信号质量,改善系统的可控性,降低成本,笔者利用现场可编程逻辑门阵列FPGA芯片EP1K30TC-144成功地实现直接数字频率(DDS)系统合成,阐述了DDS的原理及其在FPGA中的设计思路、优化实现方法,电路结构,给出了DDS合成的VHDL源程序,克服了专用DDS芯片的输出频带范围有限,输出杂散大等缺点.     

一种基于SOPC的谐振传感器频率检测设计

首先对谐振式传感器检测方法做了简单的分析介绍,然后在以现场可编程门阵列FPGA为硬件平台的基础上,提出了一种以NiosII软核处理器,即以SOPC技术为核心的高精度频率检测方案。