基于随机访问扫描的低功耗确定性测试方案

大规模高密度的集成电路在测试中面临着测试数据量大、测试时间长和测试功耗高的问题.为此提出了一种基于随机访问扫描(random access scan,RAS)的混合模式测试体系结构,该测试方法先通过自动测试模式生成一个确定测试集,再将确定测试集嵌入片上生成的测试序列中进行确定性测试.测试分两个阶段进行,第一阶段利用块固定折叠计数器生成的具有块固定特征的测试模式序列,测试电路中的大部分故障;第二阶段,通过位跳变方法生成确定测试模式,测试剩余的难测故障.在ISCAS-89基准电路上的实验结果表明,该方案不仅减少了测试存储量和测试时间,而且有效地降低了测试功耗.     

一种共前缀码的测试数据压缩方案

提出了一种新的基于游程编码的测试数据压缩/解压缩的算法:共前缀码编码(SPCS),它在传统游程使用较短的代码字来代替较长的游程的基础上,进一步探讨游程之间的相关性,使用一位来代替具有与前一游程相同前缀的后一游程的前缀,使需要多位才能表示的代码字的前缀用-位就可以表示,进一步提高了压缩率.相比类似的编码测试数据压缩方案,具有压缩率高、解压控制过程容易实现的突出特点.理论分析和对ISCAS-85和ISCAS-89部分标准电路硬故障集的实验结果证明了本方案的有效性.     

一种高性能低功耗的双节点翻转加固锁存器

随着半导体工艺尺寸的发展,时钟频率越来越高,临界电荷变得越来越小,电路节点之间的电荷共享效应变得愈加严重,因此导致多节点翻转(multiple node upsets,MNU)的几率变大。为了解决MNU的问题,文章提出了一种高性能低功耗的双节点翻转加固锁存器(HLDRL),当受到单粒子效应影响时,具有单节点翻转(single node upset,SNU)和双节点翻转(double node upsets,DNU)的自恢复能力。该锁存器由18个异构输入反相器组成,仿真实验结果显示该锁存器具有优良的容错性能,可以实现DNU的完全自恢复,而且对高阻态不敏感。与其他容忍DNU的锁存器相比,该锁存器具有较小的开销,延迟和功耗延迟积分别减小了46.83%和45.85%。     

一种基于功能复用的容错扫描链电路结构

由于软错误已经成为影响芯片可靠性的主导原因,文章提出一种容忍软错误的高可靠BIST结构——TMR-CBILBO。通过构建三模冗余的容错扫描链电路结构,在触发器输出端插入表决器,可有效地防护单事件翻转,容忍瞬态故障引发的软错误。以多输入特征寄存器的功能复用为切入点,有效地降低容错设计的面积开销。在UMC 0.18μm工艺下针对ISCAS 89基准电路的实验结果表明,TMR-CBILBO的软错误率下降95.56%～98.21%,面积开销为71.68%～84.21%,性能开销为1.75%～4.39%。     

一种容忍单粒子双节点翻转的锁存器设计

文章提出了一种新型的锁存器,采用双模冗余容错技术,能够同时容忍单粒子单节点翻转和单粒子双节点翻转。相比于同类型的加固设计,文中设计的结构延迟平均下降74.40%,功耗平均下降8.32%,功耗-延迟积(power-delay product,PDP)平均下降75.20%,面积平均减少15.76%;而且该锁存器的延迟对工艺、供电电压及温度的波动不敏感。     

基于FPGA的微处理器SET敏感性评估方法

为了快速准确地的评估微处理器单粒子瞬态(single event transient,SET)软错误敏感性,文章提出了一种改进的基于现场可编程门阵列(field programmable gate array,FPGA)故障注入的软错误敏感性评估方法。该方法通过分析微处理器门级网表和时序文件,提取SET故障注入位置和传输延时信息,使用扫描链实现SET故障脉冲的注入,同时考虑了时窗屏蔽效应、逻辑屏蔽效应和电气屏蔽效应对SET故障脉冲传播的影响;并使用该方法对PIC16F54微处理器进行了故障注入。实验结果表明,基于该方法进行故障注入及软错误敏感性评估所需的时间比Isim软件仿真方法提高了约4个数量级。     

基于CVSL结构的组合逻辑选择性加固方案

随着集成电路工艺进入微纳尺度,组合逻辑电路的软错误率不断增加,电路的可靠性受到严重威胁。传统的逻辑门加固结构通常会带来较大的面积开销。文章采用具有鲁棒容错性能的级联电压开关逻辑(cascade voltage switch logic,简称CVSL)门单元,提出"CVSL门对"结构对电路输出端进行选择性加固,以较小面积开销实现电路容错性能的大幅提升。Hspice仿真实验表明"CVSL门对"结构具有良好的容忍故障脉冲性能。ISCAS-89基准电路实验结果表明,被加固电路软错误防护率达90%以上,仅带来12.54%的面积开销,比CWSP单元加固法节省46.57%,比三模冗余结构加固法节省91.78%。