基于统计分析的温度控制系统改进研究

在常用设备的温度控制系统中,温度传感器主要有两类,即数字型和模拟型。模拟型传感器因成本低、体积小而被大规模使用,但是其在使用时需要做数据、算法的处理。本文针对传统算法中线性回归的理论弊端,提出基于统计科学的控制方法,先对模型的数据分析进行改进并结合控制模型计算出95%的置信区间,然后计算出整个温区的预测区间。与传统的线性回归算法相比,基于统计分析的温度控制系统改进方法得到的温度更加准确,精度更高。     

线性回归模型的一类新约束型LIU估计

针对带线性约束型的回归模型复共线性问题,提出了一种新估计,称之为修正约束型LIU估计,给出了新估计的性质.在均方误差准则基础上证明了在一定条件下,修正约束型LIU估计优于最小二乘估计、岭估计、修正岭估计和约束型LIU估计,最后讨论了新估计的可容许性.     

一种改进大步长静力隐式有限元接触搜寻算法

大步长静力隐式有限元方法具有快速的计算速度和较高的计算精度,在金属板料的成形模拟领域中得到了广泛的应用.在接触搜寻阶段,由大步长引起的大量历史接触信息改变的特点使接触搜寻问题变得更困难,因此有必要针对该问题设计一种高效稳健的搜寻算法.基于主从面法的思想,提出了一种结合位置码法和ADT(Alternating Ditigal Tree,交替数字二叉树)法的改进接触搜寻算法,并集成到自主研发的QuickForm软件中;通过数值算例对该方法的计算性能进行了测试.结果表明:改进算法具有良好的搜寻性能,平均搜寻效率提升了20%左右.     

初等交换群凯莱图的完备码与完全图的正则覆盖

LEE证明了超立方体图Q_n存在完备码当且仅当n=2~m-1(m≥2是自然数),当且仅当它是完全图K_(n+1)的正则覆盖.本文中,给出了这个结论的一个简单证明,并把这个结论推广到了初等交换群的凯莱图中.证明了初等交换p-群Z_p~n(这里p是奇素数)的凯莱图有完备码当且仅当n=(p~m-1)/2 (这里m是自然数且n≥2),当且仅当它是完全图K_(2n+1)的正则覆盖.     

基于伪辛空间的LDPC码的构造

基于有限域Fq 上的（2v+2）维伪辛空间,根据子空间的包含关系,选取(m,0,0,1) 型全迷向子空间,构造出了点集和线集并定义了点、线之间的关联关系,根据图论知识构造出所对应的二分图的关联矩阵,得到LDPC码的校验矩阵, 最终构造出LDPC 码C (ν + 1,2ν + 2,q ), 求得围长为8, 最小距离为2q + 2. 对码C (ν + 1,2ν + 2,q ) 取固定参数,利用子空间的包含关系,得到LDPC 码C (3,6,2) 的校验矩阵,求得码率,并对码进行了译码仿真,发现码C (3,6,2) 比相同参数的随机码的码率高.     

Loewy矩阵与几乎Koszul代数

几乎Koszul代数作为Koszul代数的推广,在代数周期性和分次自入射代数的研究中起到了重要的作用.几乎Koszul代数的刻画是一个复杂的计算问题,而Loewy矩阵为Koszul代数的刻画带来了较为直观的计算方法.通过经典的Loewy矩阵和构造增广Loewy矩阵,利用分次代数分次模的两种不同Loewy维数向量得到了一个分次模成为d-线性模的充分必要条件,并得到了一个有限维分次代数成为几乎Koszul代数的充分必要条件,从而推广郭晋云利用Loewy矩阵刻画Koszul代数的相关结果.     

基于互补子空间线性判别分析的人脸识别

基于随机子空间,提出了一种用于人脸识别的互补子空间线性判别分析方法. 与Fisherface和零空间线性判别分析相比,该方法同时在主元子空间和零空间中进行判别分析,并在特征层融合这两个子空间的判别特征. 根据最适宜的零空间状态构建随机子空间,随机子空间的融合在决策层进行. 多个人脸数据库上的实验结果表明,本算法能够有效地解决线性判别分析中的小样本规模问题.     

适于硬件实现的3D SPIHT算法优化设计

通过对一种可精确控制压缩率的三维多分等级树(3D SPIHT)编码算法的分析,为提高编码速度,改进了3D SPIHT的算法结构,简化了动态分配内存的链表结构,采用位图映射的方式固定分配内存,可减少内存86.6%,无需进行硬件难以实现的链表操作. 变三维地址为线性地址,并在预处理时建立子代最大值映射表,减少了零树判断的时间. 实验结果证明,与原算法相比,当压缩比小于26.7时,优化后算法的速度提高了10倍以上,为进一步的VLSI设计奠定了基础.     

F范数和谱范数定义下的最小二乘估计

本文主要把一元线性模型中最小二乘估计的思想以及数学上的表达形式,利用范数推广到对多元线性模型的参数估计中,提出了在F范数和谱范数意义下的最小二乘估计。     

基于原模图LDPC码的联合信源信道译码器的硬件实现

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.