3.1～10.6 GHz超宽带低噪声放大器设计

采用标准0.35 μm SiGe HBT工艺设计了工作频段在3.1～10.6 GHz的超宽带低噪声放大器.从宽带电路和高频电路设计的器件选择、电路结构选择等方面讨论了超宽带低噪声放大器的设计.结果表明,通过合适的电路结构和器件参数选择,可以采用0.35μm SiGe HBT工艺制备满足超宽带系统要求的低噪声放大器.在整个工作频段内所设计的低噪声放大器输入输出匹配S11和S22均优于-8dB,噪声系数为3.5dB,电路的工作电压为2.5 V,电流消耗为4.38 mA.     

一种高线性GaAs pHEMT宽带低噪声放大器的设计

针对互补金属氧化物半导体工艺在高频时性能差的缺点,基于砷化镓赝配高电子迁移率晶体管器件,设计了一种用于无线通信系统的宽带低噪声放大器,宽带低噪声放大器的设计采用负反馈来获得平坦的增益和较低的输入输出反射系数。电路版图设计好后利用Advanced Design System 2005进行仿真。仿真结果表明,该放大器在0.3~2.2 GHz频带内,增益高于12 dB,且变化小于3 dB;噪声系数在1.04~1.43 dB之间,输入输出反射系数均小于-10 dB,群延时特性在整个频带内接近线性,且在整个频带内无条件稳定,所设计的宽带低噪声放大器能够很好地满足实际需要。     

毫米波单片低噪声放大器的研制

采用OMMIC0.18μm GaAs pHEMT工艺,研制了两级和三级2种毫米波单片低噪声放大器.以最小噪声度量为设计依据,通过适当提高偏置电流的方法改善毫米波频段的增益,使得放大器在保持噪声系数较小的同时获得较高的增益.两级低噪声放大器采用串联负反馈结合并联负反馈的结构,可以获得比较平坦的增益;三级低噪声放大器采用三级相似的串联负反馈结构级联,可以紧凑结构、在相同的芯片尺寸下获得较高的增益,2种低噪声放大器芯片的尺寸均为1.5mm×1.0mm.测试结果表明,在28~40GHz频段内,两级低噪声放大器增益最大为15.4dB、噪声系数最小为3.2dB;三级低噪声放大器增益最大为24.8dB、噪声系数最小为2.73dB,达到预期目标.     

基于ATF54143的2.45GHz平衡式低噪声放大器设计

为了实现放大器在2.4～2.5 GHz范围内低噪声、高增益、输入输出阻抗匹配等性能指标,通过ADS2011仿真软件优化设计硬件电路,提出并加工制作了基于ATF54143的新型平衡式低噪声放大器.实测结果表明,该平衡式低噪声放大器的噪声系数低于3 dB,增益高达10 dB,输入端驻波比小于1.5,且输出端驻波比小于3.测试过程中发现在保证噪声系数较小的情况下,通过选取合适的偏置点可以明显地提高放大器的线性度.提出的平衡式低噪声放大器可以较好地应用于无线局域网领域,具有较强的实用价值.     

具有平坦增益的3.1~10.6 GHz UWB CMOS低噪声放大器设计

提出了一种采用0.18μm CMOS工艺的3.1～10.6GHz超宽带低噪声放大器.电路的设计采用了电流复用技术与阻抗反馈结构,具有低功耗和平坦增益的特性.仿真结果显示,在3.1～10.6GHz频率变化范围内,低噪声放大器达到平均17.5dB的电压增益,输入和输出的回波损耗均低于-8dB,最小噪声系数约为2.8dB,在电源电压为1.5V下功耗约为11.35mW.     

SiGe HBT低温敏宽带低噪声放大器设计

采用两级锗硅异质结晶体管(SiGe HBT)低噪声放大芯片,通过ADS2015进行宽带电路匹配设计了一款频率覆盖超短波到L波段的宽带低噪声放大器(LNA).仿真显示该LNA工作频率在0.07～2 GHz,增益Gain>30 dB,噪声系数NF<0.78,增益平坦度Gain Flatness<0.2 dB,输入输出回波损耗Return Loss<-10 dB.实测结果显示常温下该LNA测试指标和仿真结果基本一致,233 K低温下该LNA的Gain实测值比常温下测试结果增大1 dB左右,其它指标基本一致,证实了采用SiGe HBT放大芯片设计的低噪声放大器噪声性能良好且具有低温敏特性.     

宽带平衡式低噪声放大器的研究与设计

为解决低噪声放大器设计时带宽和驻波的问题,提出一种结合平衡放大结构和负反馈技术设计宽带低噪声放大器的方法。采用ATF38143晶体管,利用ADS软件对其进行匹配优化,以自偏压的形式提供负压简化电路,通过并联谐振电路调节增益平坦度,设计出一个工作在1.5~2.5 GHz内、端口驻波小于1.4,噪声系数优于0.55、最大增益大于14 dB、带内增益平坦度优于2 dB的宽带低噪声放大器,很好地解决了低噪声放大器的带宽和驻波问题。     

基于噪声相消和线性度提高的低噪声放大器

鉴于传统共源共栅低噪声放大器由于受共栅级的影响.其噪声和线性度都不理想,为此在共栅级上引入一对交叉耦合电容和电感,以消除共栅级的噪声并提高放大器的线性度.采用特许半导体公司0.25μm射频互补金属氧化物半导体工艺进行了设计.仿真结果表明低噪声放大器在2.4 GHz处的噪声系数仪有1.34dB.该电路能够提供17.27 dB的正向增益、小于-38.37 dB的反向传输系数、小于-27.73 dB的输入反射系数、小于-15.85 dB的输出反射系数,该放大器的三阶交调点为0.58 dBm.消耗的功率为11.23 mW.     

X频段低噪声放大器的仿真设计

介绍了使用Agilent公司的微波电路CAD软件ADS进行仿真和优化设计X频段的低噪声放大器的方法和过程。并对制成品在工作频段为8.6～9.5GHz噪声系数1.8dB，增益为23dB，带内平坦度0.5dB时进行了实际测试和调试，结果表明，此放大器达到了预定的技术指标，性能良好。     

L波段低噪声放大器的设计与仿真

选用Agilent公司的PHEMT晶体管ATF-54143,设计了一种基于负反馈技术的L波段低噪声放大器。其匹配网络是由集总元件与微带共同组成,使用Micrcowave2002对整个电路进行优化设计。在1～1.5GHZ的频率范围内,低噪声放大器噪声系数小于0.6dB,输入/输出驻波比小于1.5,增益大于20dB。     

用于GNSS的高增益宽带低噪声放大器

基于UMC 0.18 μm CMOS 工艺,设计了一款用于全球卫星导航系统(GNSS)的宽带低噪声放大器(LNA). 其中,采用并联反馈电阻噪声抵消结构降低整体电路的噪声,使用电感峰化技术提升工作频带内的增益平坦度,进而优化高频噪声性能. 此外,采用共源共栅结构提高电路的反向隔离度. 仿真结果表明,在电源电压为1.8 V 的条件下,低噪声放大器的-3 dB 带宽为1 GHz,最大增益为15.08 dB,在1-2 GHz 内增益变化范围为±1 dB,噪声系数为2.65-2.82 dB,输入回波损耗和反向传输系数分别小于-13 dB 和-40 dB. 芯片核心面积为740 μm×445 μm.     

L波段低噪声放大器的分析与设计

利用Advanced Design System(ADS)完成了L波段低噪声放大器(LNA)的设计.分析了实际电路可能产生的非连续性、寄生参数效应等因素对电路各个性能指标的影响,并针对这些因素利用ADS进行了电磁仿真计算,最后给出了放大器的仿真结果和最终电路及测试结果.采用ATF-35143器件设计,达到了预定的技术指标,工作频率1.21GHz,增益G大于14dB,噪声系数NF小于0.5 dB,输入1dB压缩点大干5dbm.     

0.1-1.2GHz宽带巴伦低噪声放大器设计

提出了一种可用于0.1-1.2 GHz射频接收机前端的宽带巴伦低噪声放大器(Balun-LNA).采用噪声抵消技术,输入匹配网络的沟道热噪声和闪烁噪声在输出端被抵消,在宽带内可同时实现良好的输入匹配和低噪声性能.通过分别在输入匹配级内增加共源放大器,在噪声抵消级内增加共源共栅放大器实现单端转差分功能.电路采用电流复用技术降低系统功耗.设计基于TSMC 0.18 μm CMOS工艺,LNA的最大增益达到13.5dB,噪声系数为3.2-4.1 dB,输入回波损耗低于-15 dB.在700 MHz处输入1 dB压缩点为-8 dBm,在1.8 V供电电压下电路的直流功耗为24 mW,芯片面积为0.062 5 mm 2 .     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

可控增益光电集成光接收机设计

基于IHP 0.25μm SiGe BiCMOS工艺,利用工艺库提供的分束器将入射光信号能量均分给差分电路两侧的Ge波导耦合型探测器,设计了一款应用于高速光通信和光互连领域的增益自动可控型光电集成光接收机.整体电路包括光电探测器、跨阻放大器、两级增益放大器、输出缓冲级、直流偏移消除模块和自动增益控制模块.为解除利用直流偏移消除电路检测峰值电压这种传统方案对消直流电容容值的限制,电路设计了同时具有峰值检测和增益控制功能的自动增益控制模块,并引入放电复位电容来控制采样时间.为了稳定差分电路的直流工作点,并避免引入过多功能模块对电路噪声的恶化,设计了结构灵巧的直流偏移消除电路.同时,为了提升电路带宽,还设计了带射随器反馈的共射跨阻放大器、带简并电容的Cherry-Hooper增益放大器以及可有效降低输入电容对级联电路带宽限制的f_T倍频器.仿真结果表明,在电源电压为3.3 V、输入光功率-10 d Bm的情况下,所设计的光接收机电路增益为80.2 dB?,-3 dB带宽为34.8 GHz,带宽范围内等效输入噪声电流小于35 pA/■.输入光功率在-15～-3 dBm范围内,电路可实现对增益的自动控制,输出摆幅约500 mV,波动小于10%.在40 Gb/s的传输速率下,电路眼图清晰方正,无明显的欠冲与过冲,交叉点清晰,张开度良好,有望用于高速单片集成光接收机中.     

超高频RFID读卡器接收前端低噪声放大器设计

基于0.5 μm CMOS工艺设计了一种应用于超高频段射频识别系统读卡器接收前端的低噪声放大器.该电路采用带有源极退化的单端共源共栅结构,借助Cadence仿真环境完成了电路的仿真分析.仿真结果表明,在中心工作频率922.5 MHz上,电路具有良好的性能,各指标分别为:噪声系数(NF)0.828 4 dB,输出增益(S21)23.37 dB,输入反射系数(S11)-36.65 dB.输出反射系数(S22)-58.03 dB,反相隔离(S12)-44.79 dB,三阶交调点(IIP3)-13.157 2 dBm.     

L波段低噪声放大器的仿真和设计

介绍使用Agnent公司的微波电路CAD进行仿真和优化设计L波段低噪声放大器的方法和过程,并对制成品在工作频段为1.7～1.9 GHz,噪声系数0.9 dB,增益为22 dB,带内平坦度0.5 dB进行实际测试和调试,结果表明,此放大器基本达到预定的技术指标,并对放大器低温测试结果进行探讨.     

2.4 GHz CMOS低噪声放大器设计

本文采用TSMC 0.18μm CMOS工艺,设计了两款可工作在2.4GHz频率上的窄带低噪声放大器(LNA)。两款LNA的电路结构分别为Cascode电路结构应用电流复用技术,以及应用正体偏置效应的折叠Cascode结构。所设计的两款窄带LNA的仿真结果表明,在2.4 GHz工作频率上,Cascode结构LNA在1.5V供电电压下电路功耗为4.9mW,增益为23.5dB,输入输出反射系数分别为-16.9dB与-16.3dB,噪声系数为0.72dB且IIP3为3.12dBm;折叠Cascode结构LNA可在0.5V供电电压下工作,功耗为1.83mW,增益为23.8dB,输入输出反射系数分别为-28.2dB与-24.8dB,噪声系数为0.62dB且IIP3为-7.65dBm,适用于低电压低功耗应用。     

基于功耗约束的电容交叉耦合低噪声放大器

本文在TSMC0.18μm CMOS工艺下,采用差分电路结构,通过功耗约束的噪声优化方法设计了一个2GHz下的CMOS无线射频接收模块低噪声放大器。本文使用限定功耗的噪声优化方法设计放大器的器件参数,并且在电感负反馈cascode LNA的基础上引入一对交叉耦合的电容,消除了寄生电容的影响。通过EAD工具ADS2009软件对电路进行仿真,仿真结果表明本文所设计的低噪声放大器在1.8V供电下的主要参数为23.23dB的增益、0.778dB的噪声指数及11.5mw的功率消耗。     

S波段单片低噪声放大器

S波段单片低噪声放大器采用了0.5 μm φ3英寸(76.2 mm)砷化镓赝配高电子迁移率晶体管工艺,由三级自偏电路构成,单电源( 5 V)供电.对3英寸圆片上的放大器芯片进行直流测试后,随机抽取一定数量的样品装架测量, 并对放大器进行了增益和相位的统计.统计表明:在S波段带宽300 MHz范围内,增益在24.5～26 dB范围内, 相位线性度小于1°,相位偏差±7°,噪声系数最大1.4 dB,输入输出驻波最大1.4,1 dB压缩输出功率大于10.5 dBm.另外,还对放大器进行了高温、低温环境试验和静电模拟和试验.