一种平衡AB类功率放大器的设计

设计优化了一种平衡AB类功率放大器。利用ADS软件和Freescale公司提供的芯片模型,进行了功放的偏置电路和匹配电路的设计仿真。对放大器进行了优化仿真,在仿真中分析了平衡AB类放大器线性度、效率、增益、1 dB压缩点、邻信道功率比ACPR等参量结果。并将其与单管AB类放大器作比较,分析了平衡AB类放大器的优势。     

4GHz微波低噪放大器的设计与仿真

文中介绍了一种基于GaAsMESFET的微波低噪放大器的设计方法。结合微波电路设计理论与仿真软件ADS2006对电路进行仿真和优化使电路在全频带内绝对稳定,原理图仿真指标达到较满意的结果,其中增益为15．112dB,噪声1．371dB。设计电路版图并对其进行协同仿真（co-simulation）,并与原理图仿真结果进行比较和分析。该放大器可广泛应用于无线通信系统中。     

SiGe HBT低温敏宽带低噪声放大器设计

采用两级锗硅异质结晶体管(SiGe HBT)低噪声放大芯片,通过ADS2015进行宽带电路匹配设计了一款频率覆盖超短波到L波段的宽带低噪声放大器(LNA).仿真显示该LNA工作频率在0.07～2 GHz,增益Gain>30 dB,噪声系数NF<0.78,增益平坦度Gain Flatness<0.2 dB,输入输出回波损耗Return Loss<-10 dB.实测结果显示常温下该LNA测试指标和仿真结果基本一致,233 K低温下该LNA的Gain实测值比常温下测试结果增大1 dB左右,其它指标基本一致,证实了采用SiGe HBT放大芯片设计的低噪声放大器噪声性能良好且具有低温敏特性.     

低噪声放大器的设计与灵敏度分析

本文设计的低噪声放大器利用集成芯片ATF36163完成了电路的设计,利用ADS软件进行设计、优化和仿真,最后给出了仿真结果、版图设计及实测结果。同时通过研究电路参数的灵敏度对该低噪声放大器进行了灵敏度分析,使得低噪声放大器不仅符合接收机对LNA的指标要求,还能使性能更加稳定。     

30~108MHz宽带功率放大器的设计

鉴于高速数传收发器频带宽度为30⁸8 MHz,通过ADS仿真软件进行仿真优化,设计了一款VHF波段宽带功率放大器电路,将功放频带拓宽为3088 MHz,通过ADS仿真软件进行仿真优化,设计了一款VHF波段宽带功率放大器电路,将功放频带拓宽为30¹08 MHz。同时为了滤除二次及以上谐波,在放大器后加入滤波器。最终设计出了一款30108 MHz。同时为了滤除二次及以上谐波,在放大器后加入滤波器。最终设计出了一款30¹08 MHz宽带功率放大器,输入输出回波损耗优于-10 dB、带内增益波动在±1 dB之内,其增益达到30 dB。滤波器达到带内差损小于1 dB,谐波抑制大于48 dB。     

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.     

超高频RFID读卡器接收前端低噪声放大器设计

基于0.5 μm CMOS工艺设计了一种应用于超高频段射频识别系统读卡器接收前端的低噪声放大器.该电路采用带有源极退化的单端共源共栅结构,借助Cadence仿真环境完成了电路的仿真分析.仿真结果表明,在中心工作频率922.5 MHz上,电路具有良好的性能,各指标分别为:噪声系数(NF)0.828 4 dB,输出增益(S21)23.37 dB,输入反射系数(S11)-36.65 dB.输出反射系数(S22)-58.03 dB,反相隔离(S12)-44.79 dB,三阶交调点(IIP3)-13.157 2 dBm.     

一种用于SKA的SiGe宽带低噪声放大器

文章设计了一款用于平方公里阵列(Square Kilometer Array,SKA)接收前端的异质结双极型晶体管(heterojunction bipolar transistor,HBT)低噪声放大器。放大器的第1级在反馈电感的基础上采用电容负载,利用晶体管寄生电容拓展带宽;第2级利用发射极跟随放大器实现宽带内稳定的输出阻抗。采用HHNEC 180 nm SiGe工艺对电路进行仿真,版图仿真结果表明,在0.5～1.5 GHz内,噪声系数低于1.16 dB,最小噪声系数为0.76 dB,S_(21)大于15 dB。整个电路尺寸为1.1 mm×0.98 mm(含焊盘),在3.3 V供电电压下,功耗为34 mW。     

基于ZigBee接收机的2．4 GHz CMOS LNA的设计

采用SMIC0.18μm RF-CMOS工艺,设计了一种符合IEEE802.15.4标准,应用于ZigBee射频接收机前端的2.4 GHz低噪声放大器(LNA),详述了该优化电路结构的设计原理,并给出了仿真结果.仿真结果表明,该LNA在5 mW的较低功耗下,可实现较低的噪声系数(NF=2.9 dB),较大的增益(11.3 dB)和良好的非线性度(IIP3=1.75 dBm),完全满足ZigBee应用的要求.     

基于功耗约束的电容交叉耦合低噪声放大器

本文在TSMC0.18μm CMOS工艺下,采用差分电路结构,通过功耗约束的噪声优化方法设计了一个2GHz下的CMOS无线射频接收模块低噪声放大器。本文使用限定功耗的噪声优化方法设计放大器的器件参数,并且在电感负反馈cascode LNA的基础上引入一对交叉耦合的电容,消除了寄生电容的影响。通过EAD工具ADS2009软件对电路进行仿真,仿真结果表明本文所设计的低噪声放大器在1.8V供电下的主要参数为23.23dB的增益、0.778dB的噪声指数及11.5mw的功率消耗。