一种基于电磁带隙谐振结构的K波段压控振荡器(英文)

报道一种工作在K波段的压控振荡器的设计和性能。该压控振荡器采用基于pHEMT工艺的有源器件,用紧凑的边缘通孔电磁带隙谐振结构替代传统的谐振电路,实现压控振荡器的小型化。测试结果表明,该电路工作频段为22.9~25.6 GHz,在23.6 GHz的最大输出功率为10.4 dBm,且在24~25.6 GHz频段的输出功率平坦度小于1 dB。在偏离载频1 MHz处测得的压控振荡器相位噪声约为95 dBc/Hz。整体电路面积为17 mm×7.5 mm。     

应用于IMT-A和UWB系统的双频段开关电流源压控振荡器设计

采用TSMC 0.13μm CMOS工艺设计了一款宽带电感电容压控振荡器(LC-VCO).LC-VCO采用互补型负阻结构,输出信号对称性较好,可以获得更好的相位噪声性能.为达到宽的调谐范围,核心电路采用4 bit可重构的开关电容调谐阵列以降低调谐电路增益,并使用可变电容在每段开关电容子频带上实现调谐.此外,压控振荡器的设计采用了开关电流源、开关交叉耦合对和噪声滤波等技术,以优化电路的相位噪声、功耗、振荡幅度等性能.整个芯片(包括焊盘)面积为1.11 mm×0.98 mm.测试结果表明,在1.2 V电源电压下,UWB和IMT-A频段上压控振荡器所消耗的电流分别为3.0和5.6 mA,压控振荡器的调谐范围为3.86～5.28和3.14～3.88GHz.在振荡频率3.534和4.155 GHz上,1 MHz频偏处,压控振荡器的相位噪声分别为-122和-119 dBc/Hz.     

GPS/BD 接收机中电感电容压控振荡器设计

采用TSMC 0.18 μm CMOS工艺,设计了一款宽调谐、低相位噪声、低功耗的电感电容压控振荡器(voltage controlled oscillar,VCO),用于接收北斗卫星导航系统的B1,B2频段信号和全球定位系统(global positioning system,GPS)的L1频段信号的射频接收机中.振荡器中采用了开关固定电容阵列和开关MOS管可变电容阵列,有效地解决了宽频率调谐范围和低相位噪声之间不可兼顾的问题,另外,采用了可变尾电流源的结构,使得振荡器在整个可调频率范围内输出电压的幅度变化不大.利用Cadence软件中Spectre对电路进行仿真.结果表明,振荡器频率调谐在2.958-3.418 GHz和2.318-2.552 GHz这2个频段内,在1.8V的供电电源电压下,功耗仅为3.06-3.78mW.当振荡器工作在3.2 GHz和2.4 GHz的中心频率时,其在1 MHz频偏处的单边相位噪声分别为-118 dBc/Hz和-121 dBc/Hz.     

高速SerDes电路中电荷泵锁相环的设计

面向高速串行接口应用,设计一款低噪声、快速锁定的高性能锁相环电路,作为5 Gbit· s-1数据率的SerDes发射芯片的时钟源。该设计通过锁存RESET方式增加延迟时间,以减小鉴频鉴相器的死区效应,降低锁相环整体电路的杂散;其压控振荡器采用4 bit二进制开关电容的方法,将输出频率划分为16个子频带,以获得较大的输出频率范围,同时又不增加压控振荡器的增益;在SMIC 55 nm工艺下完成锁相环电路版图设计,核心芯片面积为054 mm2。后仿真结果表明:输出频率覆盖46~56 GHz,1 MHz频偏处的相位噪声在-110 dBc·Hz-1 附近。测试结果显示,RMS 抖动和峰峰值抖动分别为287 ps和134 ps,整体电路功耗为37 mW。     

一种新型低压低功耗伪差分环形压控振荡器设计

基于交叉耦合技术提出了一种新型低压低功耗伪差分环形压控振荡器(VCO).电路整体包括新型伪差分环形压控振荡器、输出整形缓冲(buffer)电路两个部分.在VCO电路中采用了尾电流源控制的反相器为基本延时单元,实现了一种新型低压低功耗伪差分环形振荡器设计,并采用线性化技术改善调节线性度.利用输出buffer对VCO输出波形进行整形,消除了这种结构下输出摆幅受到尾电流源影响而不能达到轨到轨摆幅的限制.基于0.13μm标准CMOS工艺,利用cadence spectre进行仿真验证,前仿真结果表明在电源电压为1.2V时,该VCO相位噪声为-100.58dBc/Hz@1 MHz,功耗为0.92mW,在0.45~1V的电压范围内,频率调谐范围宽达0.303~1.63GHz,具有非常好的调节线性度,在电源电压为1V时仍然能正常工作.     

10 GHz低相噪扩频时钟发生器的设计与实现

基于55nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10GHz扩频时钟发生器(SSCG).该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益,利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声,使用三角波调制改变分频系数使扩频时钟达到5 000×10~(-6).测试结果表明:时钟发生器的中心工作频率为10GHz,扩频模式下峰值降落达到16.46dB;在1 MHz频偏处的相位噪声为-106.93dBc/Hz.芯片面积为0.7mm×0.7mm,采用1.2V的电源供电,核心电路功耗为17.4mW.     

一种改进的双控制通路锁相环

提出一种改进的双控制通路锁相环结构。改进锁相环的两个控制通路有不同的压控振荡器增益。其中, 粗调节通路的压控振荡器增益较大, 用来调节锁相环的输 出频率范围; 细调节通路的压控振荡器增益较小, 用来决定环路带宽, 同时优化锁相环的抖动特性。电路芯片采用SMIC 0. 18 μm CMOS Logic 工艺加工。后仿真结果表明该锁相环的输出频率范围为600 MHz到1. 6GHz, 并有良好的抖动特性。     

一个1.5V低相位噪声的高频率LC压控振荡器的设计

介绍了一种适用于DCC-1800系统的压控振荡器的设计,中心频率为3．6GHz．分析并比较了三种降低相位噪声的方法并进行了仿真验证,然后阐述了3．6GHz压控振荡器器件尺寸的优化分析．采用电感电容滤波技术降低相位噪声,在偏离中心频率600kHz处,仿真得到相位噪声为-117dBc／Hz,调谐范围达到26．7％．VCO电路在1．5V电压下工作,静态电流为6mA．     

电感及电容结构的压控振荡器电路设计与仿真

随着通信技术对射频收发机性能要求的不断提高,高性能压控振荡器已成为模拟集成电路设计、生产和实现的关键环节。针对压控振荡器设计过程中存在相位噪声这一核心问题,文中采用STMC 0.18μm CMOS工艺,提出了一种1.115 G的电感电容压控振荡器电路设计方案,利用Cadence中的Spectre RF对电路进行仿真。研究结果表明:在4～6 V的电压调节范围内,压控振荡器的输出频率范围为1.114 69～1.115 38 GHz,振荡频率为1.115 GHz时,在偏离中心频率10kHz处,100 kHz处以及1 MHz处的相位噪声分别为-90.9 dBc/Hz,-118.6 dBc/Hz,-141.3dBc/Hz,以较窄的频率调节范围换取较好的相位噪声抑制,从而提高了压控振荡器的噪声性能。     

优化耦合方式的低相位噪声宽带正交压控振荡器设计

本文对传统正交压控振荡器(QVCO)耦合方式进行了改进,提出了在耦合管的源端引入相移网络的方法,从而改善了QVCO电路的相位噪声性能以及减小输出相位失配,并依此设计了一个低相位噪声,输出相位关系稳定的宽带正交压控振荡器.QVCO电路采用TSMC 0.13 μm CMOS工艺进行设计,输出频率范围为3.4～5.48 GHz,即调谐范围达46.8%.测试表明,输出频率4.2 GHz时在频偏1 MHz处,相位噪声为-120 dBc/Hz.在整个输出频率范围内电路FOM值介于179.5～185.2 dB,电路功耗为7.68～18mW.     

A wideband LC-VCO for MMMS applications

A fully integrated wideband voltage-controlled-oscillator(VCO) based on current-reused topology is presented. The overall scheme contains two sub-VCOs, which are controlled by a switch to cover a wide output frequency range. Fabricated in TSMC 65 nm CMOS technology, the measured output frequency of the VCO ranges from 3.991 GHz to 9.713 GHz,achieving a tuning range of 83.5%. And the worst and best phase noise at 1 MHz offset are-93.09 dBc/Hz and-111.97 dBc/Hz, respectively. With a 1.2 V supply voltage, the VCO core consumes a current of 3.7-5.1 mA across the entire frequency range. The chip area is 0.51 mm~2, including the pads. Moreover, the proposed VCO provides a figure-of-merit-with-tuning-range(FOM_T) of-191 dBc/Hz to-197 dBc/Hz.     

一种新颖的正交输出伪差分环形VCO的设计

设计了一种基于标准0.18 μm CMOS工艺的4级延迟单元的全差分环形压控振荡器.提出了一种新颖的环形振荡器电路结构,通过结合控制耦合强度与改变负载电阻值的方法,改善了单一技术在有限的电压范围内的调谐线性度,实现整个电压范围内的高调谐线性度;采用双通路技术提高了振荡频率,同时运用交叉耦合正反馈减少输出电平翻转时间,改善相位噪声特性,提高性能.后仿真结果表明,在电源电压为1.8V时,VCO的中心频率为2.8 GHz,核心电路的功耗为18.36 mW,调谐范围为2.05 GHz～3.35 GHz,当频率为2.8 GHz时,相位噪声为-89.6 dBc/Hz@1 MHz.     

35GHz高线性VCO的研制

讨论了毫米波ＶＣＯ电调特性的开环线性校正原理，采用模拟断点式线性校正器对３５ＧＨｚ ＶＣＯ电调特性进行了开环线性校正。实验结果表明，该３５ＧＨｚ高线性ＶＣＯ在１２０ＭＨｚ电调带宽内电调非线性度小于１％，输出功率大于６０ｍＷ，频谱质量良好，满足系统指标。     

采用折叠型阶跃阻抗谐振器的新颖双频带带通滤波器

设计一种新颖的双频带带通滤波器(bandpass filter,BPF),可应用于无线局域网(wireless local area network,WLAN)IEEE 802.11 b/a(2.4/5.2 GHz).该滤波器是由折叠的阶跃阻抗谐振器(stepped impedance resonator,SIR)外加2个枝节构成,并具有一个传输零点.该滤波器的2个通带分别由折叠型SIR的基频和一次杂散频率产生.为了满足输入和输出阻抗匹配的要求,改善双频段的通带性能,采用零度馈电方式.仿真结果显示,2个频带在2.4/5.2 GHz时的3 dB相对带宽分别为6.3%和3.4%.测量结果和仿真结果基本吻合.     

采用介质谐振器的高稳定度GaAs FET振荡器

在对介质谐振器特性及其反馈电路特性分析的基础上，采用微波集成电路技术研制出一种新型的用介质谐振器作为反馈电路且具有高频率稳定度的GaAs FET振荡器，并考虑了该振荡器的偏置电路，结果表明，该振荡器具有大于1000的外部品质因素；在振荡频率为11．85GHz，输出功率为70mW时，其效率为20％，大于1000MHz的调谐范围，用同样的微带电路形式，用5种不同的介质谐振器可以得到9－14GHz的振荡频率，在－20℃-60℃温度范围内可以得到低于150kHz/℃的高频率稳定度。     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

一种基于C-DGS的紧凑型三通带滤波器

利用矩形微带谐振腔与C型缺陷地共同形成高效耦合的原理,提出了一种基于C型缺陷地(defected ground structure,C-DGS)的紧凑型三通带滤波器。采用HFSS对三通带滤波器进行仿真优化。通过调节介质基板的厚度可以获得不同工作频率的通带,改变C型缺陷槽的尺寸可以调整滤波器的工作特性。在仿真的基础上进行实物加工,滤波器的尺寸为16 mm×12 mm×0.8 mm,测试结果与仿真结果良好吻合。滤波器三个通带中心频率分别为0.1 GHz、6.2 GHz、10.9 GHz;通带内插入损耗分别为-0.5 d B、-0.8 d B、-2.8 d B。     

一种应用于高速锁相环的宽锁定范围注入锁定分频器

针对传统的注入锁定分频器锁定范围较窄的问题,提出了一种用于毫米波锁相环的注入锁定分频器.基于55 nm CMOS工艺,设计了一种宽锁定范围的二分频注入锁定分频器.提出分布式差分注入的方式,增强注入电流与注入效率,采用高阶变压器作为谐振腔,在不使用调谐机制的条件下,有效增大了分频器的锁定范围.此外,还对传统buffer的结构进行改进,增强谐波抑制能力,保持了较宽的锁定范围.电路仿真结果表明,提出的分频器电路在0 dBm注入功率下可在22.8～36.3 GHz频段内完成二分频功能,达到45.7％的锁定范围,电路的功耗为3.54 mW(不含buffer).