一种用于无源RFID的新型低压低功耗振荡器

采用中芯国际180 nm混合信号工艺,设计了一种新型低压低功耗环形振荡器.基于反馈理论,采用放大器完成从电源电压到环振工作电压的降压稳压转换,实现环振工作电压稳定性优化,同时降低其功耗;环振输出经幅度变换电路,实现高摆幅振荡信号输出;振荡器工作频率电流受控,抑制了电源噪声,降低了电源电压波动对输出频率的影响.结果表明,1 V电源电压下,输出频率2.737 MHz,功耗约0.8μW,1 MHz频点处相位噪声-108.7 dB;0.9～2.1 V电压范围内,输出频率波动小于0.23%,适于无源芯片设计.     

一种线性化轨对轨调节压控振荡器设计

为了解决控制电压范围小、调谐增益过大导致压控振荡器（voltage controlled oscillator, VCO）对控制线噪声抗干扰能力弱的问题，设计了一种高度线性化轨对轨频率调节的压控振荡器。采用SMIC 0.18μm CMOS工艺，设计了电压转电流电路实现控制电压与电流饥渴型振荡器尾电流的轨到轨线性转化，进而实现振荡频率的轨到轨线性调节；并且利用缓冲器优化振荡波形以适应锁相环系统应用。Cadence Spectre仿真结果表明，振荡器在1.8 V的轨对轨控制电压范围内都具有很好的线性，调谐增益为183 MHz/V，频率范围为0.89～1.22 GHz，中心频率1.06 GHz，功耗仅有227.8μW。本文设计适用于锁相环的集成应用，可为压控振荡器的设计提供支持。     

一种新颖的正交输出伪差分环形VCO的设计

设计了一种基于标准0.18 μm CMOS工艺的4级延迟单元的全差分环形压控振荡器.提出了一种新颖的环形振荡器电路结构,通过结合控制耦合强度与改变负载电阻值的方法,改善了单一技术在有限的电压范围内的调谐线性度,实现整个电压范围内的高调谐线性度;采用双通路技术提高了振荡频率,同时运用交叉耦合正反馈减少输出电平翻转时间,改善相位噪声特性,提高性能.后仿真结果表明,在电源电压为1.8V时,VCO的中心频率为2.8 GHz,核心电路的功耗为18.36 mW,调谐范围为2.05 GHz～3.35 GHz,当频率为2.8 GHz时,相位噪声为-89.6 dBc/Hz@1 MHz.     

高抗电源噪声的低时钟抖动VCO设计

设计了一种基于电流舵逻辑(CSL)架构的环型压控振荡器(VCO),对传统的共源共栅结构偏置电路作了进一步的改善,增加了一个电压增益较大的放大器构成有源负反馈,以提高抗电源噪声的能力.采用和舰0.18μm双阱CMOS工艺对传统结构VCO和改进后的VCO进行对比仿真,在频率为20MHz、峰-峰值为200mV的高频电源噪声下,传统结构VCO的峰-峰抖动和均方根抖动分别为54.135ps和19.454ps,而改进结构VCO的相应值分别为27.442ps和9.196ps,抗抖动性能大大提高.改进结构VCO的输出频率为650MHz,占空比约为52%,中心控制电压0.9V对应的增益为962.16MHz/V,线性度良好,在1.8V的直流电源下功耗仅为0.7mW左右.     

可用于快速稳定PLL的低时钟抖动VCO设计

设计了一种基于电流控制逻辑（CSL）架构的650MHz环型压控振荡器(VCO),对传统的共源共栅结构偏置电路作了进一步的改善,加了一个电压增益较大的放大器构成有源负反馈以提高抗电源噪声的能力.同时也提出了一种阻尼因子控制电路结构,使该VCO可用于快速稳定的锁相环(PLL).该VCO采用和舰0.18μm双阱CMOS工艺仿真,在频率为20MHz、峰—峰值为200mV的高频电源噪声下,其峰-峰抖动和RMS抖动分别为22.649ps和7.793ps。该VCO输出频率为650MHz,占空比约为52%,增益(Kvco)为925.88MHz/V,线性度良好,在1.8V的直流电源下功耗约为0.7mw。     

一种具有高输出精度及电源电压抑制能力的CMOS环形振荡器的设计

振荡器是许多电子系统的主要部分,相对于晶体振荡器.基于CMOS工艺的环形振荡器具有良好的抗震动及抗电磁干扰性能,在车载系统等震动及电磁干扰条件较为严酷的应用场合表现出优势.本文介绍了一种频率为8 MHz的CMOS环形振荡器的设计,工作电压范围是2.7～5.5 V,工作温度范围是-40～125℃.该振荡器对CMOS环形振荡器的固有缺点进行了针对性的设计,设计中使用的改进的延时单元以及激光校准电路克服了CMOS环形振荡器输出频率片间偏差较大的缺点;使用内部电压源以及电源电压无关的电流源,克服了其易受电源电压影响的弱点.该CMOS振荡器使用HSPICE软件仿真工具设计,并采用UMC 0.6μm工艺制作,测试验证结果表明,电源电压从2.7 V变化到5.5V,振荡器输出频率最大变化范围为士4%.     

高速锁相环的核心部件压控振荡器的设计

提出了高速锁相环的核心部件压控振荡器(VCO)的一种设计方案，该VCO采用环路振荡器结构，主要由3级电流模驱动逻辑（CSL）反相器延迟单元、Cascode偏置电路以及输出缓冲整形电路这3大部分组成。仿真结果表明采用了CSL结构作为延时单元的压控振荡器具有良好的线性度，较宽的线性范围以及高的工作频率。     

高速锁相环的核心部件压控振荡器的设计

提出了高速锁相环的核心部件压控振荡器（VCO）的一种设计方案，该VCO采用环路振荡器结构，主要由3级电流模驱动逻辑（CSL）反相器延迟单元、Cascode偏置电路以及输出缓冲整形电路这3大部分组成。仿真结果表明采用了CSL结构作为延时单元的压控振荡器具有良好的线性度，较宽的线性范围以及高的工作频率。     

一种低压高精度基准电压源的设计

提出一种新型基准电压源,通过低阈值源跟随电路和新颖的启动电路实现输出的低压高精度.低阈值源跟随电路通过降低运放的输出阻抗减少系统增益,减少运放失调对输出电压精度的影响,同时低阈值耗尽型管的采用,降低了电源电压和基准电压间的压差,使得该结构可工作于低压系统中;启动电路通过实时监测基准输出电压,加速启动速度的同时消除输出电压过冲现象.该基准电压源已应用于一款线性稳压电源(Low dropout voltage regulator,LDO)中,并基于标准0.35μm CMOS工艺用Cadence的Spectre工具进行仿真验证.仿真结果表明:输出电压启动过程平缓无上冲,基准电压稳定输出为1.215 V@VCC≥1.5 V,静态电流为9 uA@6 V;在-40℃～100℃下,温度系数为26 ppm/℃,电源电压抑制比为85 dB@1 kHz;在电源电压为3 V～6 V下,线性调整率为4.57 ppm/V.     

一种基于电平位移电路的低电压全摆幅CMOS运放

为解决阈值电压对电源电压和输入信号的受限问题,提出一种实用的电平位移电路,为运放的输入级提供良好的电平位移。采用互补金属氧化物半导体(CMOS)0.5μm工艺设计的低电压全摆幅CMOS运算放大器,中间级采用适合低电压工作的低压宽摆幅共源共栅结构,输出级采用传统的Class A类得到轨至轨的输出。采用Hspice软件对所设计的电路进行仿真。研究结果表明:当电源电压降至或者小于NMOS与PMOS的阈值电压之和时,在任何共模输入电压下,该运放都能正常工作,实现输入级的全摆幅和恒跨导;在1.3 V单电源供电情形下直流开环增益达106.5 dB,单位增益带宽为2.3 MHz,功耗178.8μW。电路结构简单紧凑,具有实用的电平位移功能,适合于低电压应用。     

1.5 V低功耗CMOS恒跨导轨对轨运算放大器

运算放大器是模拟集成电路中用途最广、最基本的部件。随着系统功耗及电源电压的降低,传统的运算放大器已经不能满足低压下大共模输入范围及宽输出摆幅的要求。轨对轨运算放大器可以有效解决这一问题,然而传统的轨对轨运算放大器存在跨导不恒定的缺点。本文设计一种1.5V低功耗CMOS恒跨导轨对轨运算放大器,输入级采用最小电流选择电路,不仅实现了跨导的恒定,而且具有跨导不依赖于理想平方律模型、MOS管可以工作于所有区域、移植性好的优点。输出级采用前馈式AB类输出级,不仅能够精确控制输出晶体管电流,而且使输出达到轨对轨全摆幅。所设计的运算放大器采用了改进的级联结构,以减小运算放大器的噪声和失调。基于SMIC0.18μm工艺模型,利用Hspice软件对电路进行仿真,仿真结果表明,当电路驱动2pF的电容负载以及10kΩ的电阻负载时,直流增益达到83.2dB,单位增益带宽为7.76MHz,相位裕度为63°;输入输出均达到轨对轨全摆幅;在整个共模输入变化范围内跨导变化率仅为2.49%;具有较高的共模抑制比和电源抑制比;在1.5V低压下正常工作,静态功耗仅为0.24mW。     

GPS/BD 接收机中电感电容压控振荡器设计

采用TSMC 0.18 μm CMOS工艺,设计了一款宽调谐、低相位噪声、低功耗的电感电容压控振荡器(voltage controlled oscillar,VCO),用于接收北斗卫星导航系统的B1,B2频段信号和全球定位系统(global positioning system,GPS)的L1频段信号的射频接收机中.振荡器中采用了开关固定电容阵列和开关MOS管可变电容阵列,有效地解决了宽频率调谐范围和低相位噪声之间不可兼顾的问题,另外,采用了可变尾电流源的结构,使得振荡器在整个可调频率范围内输出电压的幅度变化不大.利用Cadence软件中Spectre对电路进行仿真.结果表明,振荡器频率调谐在2.958-3.418 GHz和2.318-2.552 GHz这2个频段内,在1.8V的供电电源电压下,功耗仅为3.06-3.78mW.当振荡器工作在3.2 GHz和2.4 GHz的中心频率时,其在1 MHz频偏处的单边相位噪声分别为-118 dBc/Hz和-121 dBc/Hz.     

用于高速PLL的CMOS电荷泵电路

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路．电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动．电路采用chartered0．35μm 3．3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3V区间变化,其输出电流基本无变化,上下电流的失配率小于0．6％,具有很高的匹配性．在3．3V电源电压下,电荷泵输出电压的范围为0～3．1V,具有宽摆幅和低抖动（约0．2mV）等优点,能很好地满足高速锁相环的性能要求．     

1.8 GHz宽带低相位噪声CMOS压控振荡器设计

采用一种基于开关电容阵列(SCA)和尾电流源处加入电感电容滤波相结合的电路结构,设计了一个1.8 GHz宽带分段线性压控振荡器.采用TSMC 0.18μm 1P6MCMOS RF工艺,利用Cadence SpectreRF完成对电路进行的仿真.结果显示,在电源电压VDD=1.8 V时,控制电压范围为0.6~1.8 V,频率的变化范围为1.43~2.13 GHz,达到39%,相位噪声为-131 dBc/Hz@1MHz,功耗为9.36 mW(1.8 V×5.2 mA).很好地解决了相位噪声与调谐范围之间的矛盾.     

应用于WSN的0.5 V 4.8 GHz CMOS LC VCO设计

为设计一个可应用于无线传感网的0.5 V 4.8 GHz CMOS LC压控振荡器,采用传统差分负阻结构的电感电容VCO核心电路,添加开关电容阵列增大VCO的调谐范围,利用升压电路和反相器的组合提高控制信号产生电路的性能,通过调节负阻管的宽长比等方法来优化VCO的相位噪声性能,保证VCO能在0.5 V的低供电电压下稳定工作,相位噪声达到-119.3 dBc/Hz@1 MHz,VCO的频率调谐范围为4.3~5.3 GHz,相位噪声小于-115 dBc/Hz@1 MHz,最低可达-121.2 dBc/Hz@1 MHz,核心电路电流约为2.6 mA,满足无线传感网的应用要求。     

低抖动高线性压控振荡器设计与仿真分析

设计一种应用于锁相环(PLL)电路的压控振荡器(VCO).该电路采用浮空电容结构,相对传统接地电容结构,可提高电容充放电幅值,减小时钟抖动.快速电平检测电路,使电路在未采用反馈和补偿的前提下,减小环路延时,从而实现高线性.电路采用CSMC 0.6 μm CMOS标准工艺库实现.仿真结果表明:振荡频率为0.79,24,30 MHz时的相位噪声达到-128,-122,-120 dBc·Hz^-1@1 MHz.通过调节外接电阻电容,使得电路在3~6 V电源电压下,输出100.0~3.0×10⁷ MHz的矩形波,电路兼具低相位噪声和高线性特性.     

低温度系数高电源抑制比带隙基准源的设计

基于SMIC 0.18 μm CMOS工艺,设计了一种适用于数模或模数转换等模数混合电路的低温度系数、高电源抑制比的带隙基准电压源.针对传统带隙基准源工作电压的限制,设计采用电流模结构使之可工作于低电源电压,且输出基准电压可调;采用共源共栅结构(cascode)作电流源,提高电路的电源抑制比(PSRR);采用了具有高增益高输出摆幅的常见的两级运放.Cadence仿真结果表明:在1.8V电源电压下,输出基准电压约为534 mV,温度在-25～100℃范围内变化时,温度系数为4.8 ppm/℃,低频电源抑制比为-84 dB,在1.6～2.0 V电源电压变化范围内,电压调整率为0.15 mV/V.     

一种简单的电流控制振荡器

设计了一种简单的电流控制的振荡器.该电路充分利用系统内部基准电流源产生的电流信号对电容进行充放电,此振荡器是降压变换器内部电路的一部分,在3.3 V电源电压下,经过控制电路作用后,上升时间和下降时间很接近,使振荡器输出的谐波信号近似于三角波信号.     

应用于CIS的高速低功耗LVDS驱动电路设计

随着CMOS 图像传感器(CIS)在空间分辨率和时间分辨率的不断提升,CIS 的数据量在不断增加;同时,现代社会对低功耗CIS 的需求也越来越多. 设计了应用于CIS 的高速低功耗低压差分信号(LVDS)驱动电路.采用输出摆率控制的电流开关驱动器,该结构不需要在电流开关驱动器的输出端外接匹配电阻实现阻抗匹配,从而减小了电路的功耗;同时利用电流开关驱动器的电流源来实现预加重功能,没有额外的电流源和控制电流源的辅助电路,因此减小了LVDS 驱动电路的整体功耗. 论文采用0.13 μm CMOS 工艺绘制LVDS 驱动电路的版图,面积为0.025 mm2. 在不同工艺角、电源电压和温度下后仿结果为:LVDS 驱动电路在速率为2 Gbit/s 时的最高功耗为23.43 mW,此时在100 Ω 的终端电阻上的摆幅为439 mV,输出共模电平为1.26 V,抖动为15.0 ps.     

10 Gbit/s 0.18 μm CMOS激光驱动器的集成电路

为了得到低电压、低功耗、高速率的激光驱动器电路,采用0.18 μm CMOS工艺设计了10 Gbit/s的激光驱动器集成芯片.电路的核心单元为两级直接耦合的差分放大器和电流输出电路.为扩展带宽、降低功耗,电路中采用了并联峰化技术和放大级直接耦合技术,整个芯片面积为0.94 mm×1.25 mm.经测试,该芯片在1.7 V电源电压时,最高可工作在11 Gbit/s的速率上;当输入10 Gbit/s、单端峰峰值为0.3 V的信号时,在50 Ω负载上的输出电压摆幅超过1.7 V,电路功耗约为77.4 mW.进一步优化后,该电路可适用于STM-64系统.