一种基于4叉树的分类矢量量化算法

提出了一种基于４叉树的分类矢量量化算法。它充分利用了图象的局部统计特性和人眼的视觉特性，综合了分类矢量量化、方块编码、抽样／内插等多种技术的优点。在提高了压缩效率的同时，又克服了其矢量量化算法中常见的边缘细节模糊的缺陷。实验表明，对于静止灰度图象，在码率低于０．２５ｂｐｐ时，仍具有令人满意的主观视觉质量。较ＪＰＥＧ算法，同等码率下，峰－峰信噪比提高２ｄＢ以上。     

一种新型椭圆曲线密码系统协处理器的VLSI设计

研究了椭圆曲线运算的方法及椭圆曲线密码系统协处理器VLSI实现问题。基于一种新的投影坐标系,给出了求解椭圆曲线点乘运算的点加与倍点算法,提出了一种新的优化存储单元调度方案。根据研究的算法,得到了一种新型的协处理器VLSI结构。仿真结果表明,在50MHz时钟下,点乘运算速度为平均155次/秒。     

专业集成电路设计中三次多项式实现的新结构

专业集成电路（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｒｇｒａｔｅｄＣｉｒｃｕｉｔ,ＡＳＩＣ）设计中的三次多项式计算,存在着一类典型的应用问题,即自变量是累积形成的,待自变量完整形成后再行直接计算是低效的。提出一种改进的三次多项式算法,在保证和直接算法相同精度的条件下,以较少的电路元件实现计算功能。同时,本算法从自变量完整形成到给出最终结果的延迟很小。     

用于高速PLL的CMOS电荷泵电路

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路．电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动．电路采用chartered0．35μm 3．3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3V区间变化,其输出电流基本无变化,上下电流的失配率小于0．6％,具有很高的匹配性．在3．3V电源电压下,电荷泵输出电压的范围为0～3．1V,具有宽摆幅和低抖动（约0．2mV）等优点,能很好地满足高速锁相环的性能要求．     

图像编码系统VLSI实现的模拟平台设计

在本文中，我们介绍了一种用于图像编码系统ＶＬＳＩ实现的模拟平台的设计方法。通过采用这一方法设计的模拟平台，ＶＬＳＩ系统设计者可以获得直观的结果显示，从而为实时图像编码系统的ＶＬＳＩ实现提供有效的模拟手段。这一模拟平台的设计方法在二维离散子波变换模块的设计中得到了应用，并且这一方法还可以进一步推广用于各种实时ＤＳＰ系统的ＶＬＳＩ设计之中。     

VHDL微控制器仿真模型的设计

对包含微控制器核心的系统进行模拟是ASIC以及系统设计中的重要问题。利用VHDL语言对微处理器进行行为级的描述,可以大幅度提高CAD模拟软件中微控制器系统的模拟速度。本文讨论了包含微控制器核心的系统的特点,介绍了采用VHDL微控制器仿真模型的系统模拟方法以及相应VHDL微控制器仿真模型的设计方法,并以8位微控制器MCS51为例,分析了VHDL微控制器仿真模型的结构和特点,最后介绍了一个模拟应用实例。     

Σ─△模数转换器在低过采样率时的噪声分析

本文就Σ─△模数转换器（ＡＤＣ）在视频应用时遇到的问题以及应采用的结构作了讨论，并根据理论分析及计算机模拟的结果，发现当过采样率下降到８或４时，二级级联多位Σ─△ＡＤＣ仍然具有满意的转换精度。     

一种高速低功耗32位RISC微处理器的设计

采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。     

适用于∑－△ADC的半波滤波器设计

讨论了∑－△模数转换器（ＡＤＣ）中降采样部分的数字抗叠混滤波器的设计要求和结构，着重介绍了低过采样率情况下半波滤波器的设计过程和有关证明，并给出了４组滤波器的数据．     

2.4 GHz频率合成器可编程分频器设计与实现

介绍了一种应用于802．11b的频率合成器中的可编程分频器．采用级联的异步2分频电路配合相位开关技术,消除了在2．4GHz的高频下分频比改变时产生的毛刺．通过检查初始相位特征信号,解决了由相位开关技术产生的初始相位不确定性问题．仿真结果表明,电路具有很好的稳定性,解决了频率合成器的速度瓶颈;把预分频器调节到合适的直流电平上,可以降低整个电路的功耗．另外,这种除法器有较大的分频比范围,能够应用于不同的设计。