MOS反型层和多晶硅栅量子效应的解析模型

在超深亚微米MOS器件中,量子效应对器件特性的影响很大.根据改进后的三角势场近似和曲线拟合,同时对MOS器件反型层和多晶硅栅中电子的量子效应进行了建模,得到了一个基于物理的解析模型,利用该模型计算MOS器件的阈值电压,与数值模拟的结果比较表明,模型的精度令人满意.     

一种采用全MOS器件补偿温度和沟调效应的电流控制环形振荡器

提出一种全MOS器件补偿温度和沟调效应电流控制环形振荡器,以减小通信时钟恢复电路振荡器的振荡频率偏移.与传统振荡器相比,该振荡器采用全MOS器件设计温度和偏置电流补偿电路,在增强可靠性的情况下降低了温度和沟调效应引起的频率偏移.电路采用0.35μm标准MOS工艺设计,通过与传统振荡器性能进行仿真比较,该方法振荡频率的偏移量得到明显改善.     

一种采用全MOS器件补偿温度和沟调效应的电流控制振荡器

本文提出一种全MOS器件补偿温度和沟调效应电流控制振荡器补偿方法,以减小医疗导联系统通信时钟恢复电路的振荡器的震荡频率偏移。与传统的振荡器相比,该振荡器采用全MOS器件设计温度和偏置电流补偿电路,在增强可靠性的情况下降低了温度和沟调效应引起的频率偏移。电路采用.35um标准MOS工艺设计,通过与传统的振荡器性能进行仿真比较,该方法的震荡频率的偏移量得到明显改善。     

神经元MOS的特性分析

在神经元MOS的基本结构和工作原理的基础上，使用器件的等效电路模型通过HSPICE仿真软件对器件进行模拟，给出了器件的转移特性曲线，得到了器件的“可变阚值”特性，并介绍了该器件在CDMA匹配滤波器及数字PWM发生器中的应用。结果表明，该器件可使电路结构大为简化，器件数目大大减少。最后通过对器件运算精度的分析，得出其运算精度主要受MOS晶体管寄生电容等因素的影响。     

用于SPICEⅡ程序的耗尽型MOS器件模型

分析了SPICEⅡ程序模拟耗尽型MOS器件所遇到的限制及其原因,用线性区阈电压和饱区阈电压描述耗尽型器件线性区和饱和区特性,讨论了饱和区阈电压与线性区阈电压之差随衬偏电压变化的关系,建立了耗尽型MOS器件模型及其参数提取的新方法。模拟结果与实验基本吻合。     

交流法短沟道MOS器件模型参数计算机自动提取

本文介绍了一种新型的交流法短沟道MOS器件参数计算机自动提取技术。它能快速而又精确地提取短沟道MOS器件的源漏串联电阻R_T、表面迁移率μ_0、迁移率退化因子θ、阈值电压V_T、平均表面态密度(?)等SPICE模拟程序中的模型参数。对LDD、硅栅CMOS等短沟道MOS器件测试结果表明它还具有抗干扰能力强之特点,是一种LSI-MOS电路制造的有效的CAM手段。     

MOS器件静电放电潜在性失效概述

各类微电子器件在向着微型化与集成化方向发展的同时,随之而来的便是其抗静电放电能力的下降。然而,静电放电不仅能够在微电子器件内部造成明显失效,而且能够在其内部造成潜在性失效。潜在性失效,是目前最具争议的一种失效模式,也最具威胁性。国内外研究人员在此方面积极开展了多项研究并取得了较大的进展,他们的研究结果表明:在MOS器件中确实存在静电放电潜在性失效问题。同时,在他们的研究中对MOS器件静电放电潜在性失效的损伤机理、检测方法等进行了相应研究。     

交流法短沟道MOS器件模型参数计算机自动提取

本文介绍了一种新型的交流法短沟道MOS器件参数计算机自动提取技术.它能快速而又精确地提取短沟道MOS器件的源漏串联电阻R_T、表面迁移率μ_0、迁移率退化因子θ、阈值电压V_T、平均表面态密度D_(it)等SPICE模拟程序中的模型参数.对LDD、硅栅CMOS等短沟道MOS器件测试结果表明它还具有抗干扰能力强之特点,是一种LSI-MOS电路制造的有效的CAM手段.     

电荷耦合器件输入等效电路

电荷耦合器件(CCD)作为一个线性模拟电路元件,很大程度取决于CCD的输入方法.一般认为CCD工作电流小,具有瞬态的沟道特性而不遵从等效电路方式,所以用微观物理参量模型描述.本文根据势阱电容的概念、利用二极管和MOS管的特性,设计CCD的输入等效电路.使这种特殊类型的MOS器件用一般半导体器件的方法来处理.     

用C—V法测量Si—SiO_2系统的产生寿命和表面产生速度

引言目前常用MOS 器件的C—V 特性测量Si—SiO_2界面特性,但是,无论用准静态C—V法或高频C—V 法,都难以测量由陷阱产生少数载流子的特性.为了测量陷阱的少数载流子产生率,曾发展了一些方法,但是,这些实验方法数据处理烦琐,不宜在生产中应用.在1977年以后,由J.G.Simmons 等发展了MOS 器件对三角形电压扫描的非平衡响应     

CL256型MOS图象传感器的研制

CL256型MOS图象传感器是一种新型的固体图象传感器,国外又称为自扫描光电二极管列阵(Self Scanned Photodiode Array,简称SSPD器件)。该器件采用了硅栅P-MOS工艺,而作为扫描电路的移位寄存器是采用的一种带变容管自举电路的三管动态无比电路。这是一种高速度低功耗电路,对研制高位数的SSPD器件尤为重要。 文中叙述了CL256型MOS图象传感器的电路工作原理,工艺实验及实验结果。     

MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响

随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸MOSFET (metal-oxide-semiconductor field effect transistor)的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对CMOS(complementary metal oxide semiconductor)逻辑电路的影响.仿真工具为HSPICE软件,MOS器件模型参数采用的是BSIM4和LEVEL 54,栅氧化层厚度为1.4 nm.研究结果表明:边缘直接隧穿电流是小尺寸MOS器件栅直接隧穿电流的重要组成成分;漏端偏置和衬底偏置通过改变表面势影响栅电流密度;CMOS逻辑电路中MOS器件有4种工作状态,即线性区、饱和区、亚阈区和截止区;CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状态有关.仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计.     

具有双n+发射区的MCT

提出一种新型的MOS控制晶闸管结构DNMCT器件。该器件同MCT相比减弱了寄生JFET效应,并利用PISCES-IIB器件模拟软件验证DNMCT具有较好的正向导通电流-电压特性。该结构在一定程度上可缓解器件开关速度与导通压降之间的矛盾。     

硅双栅MOS场效应晶体管的模型和实验特性

硅双栅MOS场效应晶体管或称MOS场效应四级管(简写为DG—MOSFET′S),是一种超高频、低噪声、增益可控的新型固体电子器件。本文是根据电流连续性原理系统的推证了该器件的物理模型及实验特性。其结果通过电子计算机所计算出的工作曲线与实测都基本与Brown和Barsan等人的一致。故本文认为这是一种比单栅MOS场效应晶体管(简写为SG—MOSFET′S)性能好,应用更加广泛的MOSFET器件。     

300伏全兼容CMOS集成电路器件设计与工艺

本文介绍一种与Ⅳ阱硅栅CMOS集成电路技术完全兼容的高压MOS器件的设计方法和制备工艺。这种高压MOS器件可以和CMOS逻辑电路、模拟电路集成在同一芯片上而不需任何附加工艺步骤。此种器件的闽电压为|1±0.2|V,漏击穿电压大于300V,泄漏电流小于50nA,当宽长此为115,栅偏压V_(GS)=10V时,其饱和电流大于35mA,跨导大于4000μ,而导通电阻小于600Ω。该器件在等离子显示、静电复印、场致发光、高低压开关等方面有广泛的应用。     

用ISP器件和IR2110芯片研制高压多路波形发生器

论述了利用ISP器件产生13路脉冲波形的设计方法及具体的实现电路，分析了由MOS管专用驱动芯片IR2110组成的高压自举脉冲功率放大电路的工作原理。     

Dog Bone栅型MOS场效应晶体管的等效宽长比计算

Dog Bone栅型MOS场效应晶体管是一种对称性的、防辐射总剂量效应的版图结构。为了计算其等效宽长比,把它划分为常规结构的主MOS晶体管和非常规结构的边缘MOS晶体管2种类型的并联。借助Silvaco TCAD工艺与器件仿真工具构建了它的模型,分析了主MOS晶体管的宽度、长度和边缘MOS晶体管的多晶硅与有源区的交叠宽度对边缘MOS等效宽长比的影响,得到拟合的Dog Bone栅型MOS晶体管等效宽长比的计算公式。采用CSMC 0.5μm DPTMCMOS混合信号工艺制作了样管,对实验测量值和公式计算值进行比较,Dog Bone栅型MOS场效应晶体管的等效宽长比的计算公式与实验能够较好地吻合。     

具有双n+发射区的MCT

提出一种新型的MOS控制晶闸管结构DNMCT器件。该器件同MCT相比减弱了寄生JFET效应，并利用PISCES-IIB器件模拟软件验证DNMCT具有较好的正向导通电流-电压特性。该结构在一定程度上可缓解器件开关速度与导通压降之间的矛盾。     

功率集成光激MOS控制交流多路开关模拟设计

介绍了一种新型功率集成光激MOS控制多路开关，它由双向晶闸管，MOS器件，光电器件组成。此开关通过光电转换来实现强电与弱电之间的隔离，可工作在交流状态，其通态压降低，约在1．5－3V之间，并对其阻断特性，电流特性，开关特性进行了全面的模糊分析，此开关适用于开发各种电源开关产品。     

运用器件模拟软件验证一种GGNMOS ESD保护电路的设计方案

随着CMOS工艺技术发展到深亚微米阶段,器件沟道的有效长度小于0.25 μm,器件的高集成度增进了集成电路(IC)的性能及运算速度.但随着器件尺寸的缩减,却出现了一些可靠度的问题,其中ESD (electrostatic discharge)是当今MOS集成电路中最重要的可靠性问题之一.