基于0.5μm标准CMOS工艺的新型Λ负阻器件

介绍了一种新型的I-V特性为Λ型的负阻器件(negative resistance device,NRT),该器件使用上华0.5μm标准互补金属氧化物半导体(complementary metal-oxide-semiconductor transistor,CMOS)工艺制造.为节省器件数目,此类负阻器件并不调用上华工艺库中现有的标准元件模型,而是将一个金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor,MOSFET)和一个双极晶体管(bipolar junction transistor,BJT)制作在相同的n阱中,利用p型基区层作为MOSFET的衬底,从而将两个器件合二为一.NRT拥有较低的谷值电流-6.8217nA和较高的电流峰谷比(peak-to-valley current ratio,PVCR)为3591.器件的峰值电流较小,为-24.4986μA,意味着较低的功耗.该负阻器件的平均负阻阻值为32kΩ.不同于近年来的大多数负阻器件,本器件制作于硅材料衬底上而非化合物材料衬底.因而能够与主流CMOS工艺兼容.新型NRT功...     

低功耗H.264Baseline解石码IP核设计

采用环形码流缓冲结构、首"l"检测方法和优先级非均匀分割技术,设计一款低功耗H.264 Baseline视频解码IP核,并对该IP核进行了软件仿真和现场可编程门阵列(FPGA)验证.结果表明,该IP核的功耗为918 μW,降低了44%,H.264/AVC Baseline QCIF解码速度达到30帧·s-1,可满足实时...     

一种用于无源RFID的新型低压低功耗振荡器

采用中芯国际180 nm混合信号工艺,设计了一种新型低压低功耗环形振荡器.基于反馈理论,采用放大器完成从电源电压到环振工作电压的降压稳压转换,实现环振工作电压稳定性优化,同时降低其功耗;环振输出经幅度变换电路,实现高摆幅振荡信号输出;振荡器工作频率电流受控,抑制了电源噪声,降低了电源电压波动对输出频率的影响.结果表明,1 V电源电压下,输出频率2.737 MHz,功耗约0.8μW,1 MHz频点处相位噪声-108.7 dB;0.9～2.1 V电压范围内,输出频率波动小于0.23%,适于无源芯片设计.     

一种低功耗CMOS LNA优化设计方法

基于SMIC 0.18 CMOS工艺,设计了一个工作频率为5.8 GHz的差分低噪声放大器。针对低功耗电路的设计要求,通过在输入级增加电容实现了限定功耗下的输入和噪声同时匹配。仿真结果表明,设计的低噪声放大器具有良好的综合性能指标。增益为22.47 d B,噪声系数为1.167 d B,输入反射系数(S11)、输出反射系数(S22)、反向隔离度(S12)分别为-24.74 d B、-17.37 d B、-31.52 d B。在1.5 V电源电压下,功耗为17.3 m W。     

基于MSP430F149的液晶触摸显示终端设计

传统的显示终端通常以加固计算机为载体,使用专用软件作为设备检测界面,不易携带和更改。该设计以MSP430F149单片机为核心,采用迪文串口智能显示终端作为人机交互界面,可替代计算机实现与设备进行通讯的功能。该文阐述了智能显示终端的实现原理,给出了硬件系统电路及软件设计流程。针对某系统设备的实际工作原理,设计出与该系统设备配套的触摸显示终端,实际应用表明,该设计方案人机交互性好、功耗低、运行稳定。     

用于植入式医疗装置的逐次逼近式模数转换器

针对植入式医疗装置对模数转换器(ADC)的超低功耗和高精度要求,提出了一种共模恒定型分段混合编码结构的逐次逼近式模数转换器(SAR-ADC)。该SAR-ADC的电容数模转换器DAC中采用分段混合编码结构,兼具了分段二进制编码的低功耗优势和分段温度计编码的高线性度优势。共模恒定型控制方式具有极低的动态功耗。采用HHNEC 0.35μm CMOS工艺完成了10位共模恒定型分段混合编码SAR-ADC的电路和版图设计。后仿真结果表明:所设计的SARADC的电源电压范围为1.8~3V;在采样率为103 s-1的条件下,其有效位数为9.4位;整个SARADC所消耗的电流仅为60nA,在同等工艺条件下具有更低的功耗;所设计的转换器能够满足心脏起搏器等植入式医疗装置的需求。     

异步电路的低功耗状态机AFSM的设计与实现

基于CMOS低功耗门控技术,设计了一种应用于ASIC中的异步状态机(AFSM).关键是将原始的同步状态机分解为若干个能够相互通信的子状态机,提高子状态机的自循环率,进而通过异步控制子状态机,达到降低功耗的目的.将该思想应用于VLSI设计实例,证明了采用这种异步状态机设计能够有效节省片上系统(SoC)的功耗最高达25%以上,并且不会过多地增加芯片面积.     

一种低功耗的6LoWPAN网络动态路由协议

低功耗是设计和组建无线传感器网络时需要考虑的首要因素.目前提出6LoWPAN动态路由协议大多属于Ad-hoc路由协议的简化版,若要很好地满足低功耗的要求,尚需进一步的研究和改进,为此,文中提出了一种低功耗的路由协议,并且已在实际设备中试用,获得了较好的效果.     

基于AT89S52控制的非接触式智能水表的设计

以基于射频IC卡的智能水表系统为研究对象,探讨了基于AT89S52低功耗单片机在智能水表上的应用。首先提出预付费智能水表系统的设计方案;其次对系统硬件电路结构进行了设计;再次介绍了系统软件设计原则以及控制流程。实际测试证明,该智能水表系统具有可靠性强、功耗低、精度高等特点,达到了预期的设计目标。     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.