10 Gb/s transmit equalizer using duobinary signaling over FR4 backplane

A 10Gb/s 6-tap transmit equalizer based on partial response signaling for high speed backplane transmission is presented. By combining features of equalizer and frequency-dependent channel,duobinary signaling can be generated at the output of FR4 backplane,aiming at increasing data rate while reducing design complexity. Based on 0.18μm CMOS technology,this equalizer has been designed and fabricated,in which both variable capacitor and load resistor calibration techniques are explored to eliminate the effect of process variations. The chip occupies 0.68×0.8mm~2 including I/O pads and consumes a power of 194 mW with 1.8V power supply. Measurement results show that a typical 3-level eye diagram can be obtained at the receiver and the equalizer can work properly at the data rate of 10Gb/s.     

基于自适应滤波算法的FIR MIMO系统均衡

为了实现对多输入多输出(MIMO)系统的均衡,提出了一种基于自适应滤波算法的自适应均衡方法。应用判决反馈式均衡器(DFE)的结构,把MIMO信道均衡问题的模型建模成一个简化的滤波模型。这个滤波模型使MIMO系统均衡问题中均衡器的设计问题转化为自适应滤波中最优滤波器的设计问题。两种典型自适应滤波器设计算法——LMS算法和RLS算法被应用于该模型中进行仿真,仿真结果显示了算法的收敛性和均衡方法的可行性。这种自适应均衡方法不需要对信道进行辨识,具有较小的运算量,并且可以适应信道变化。     

多数据通道高速互连背板平台的设计和实现

为了给软件无线电的研究提供一个测试平台，设计实现了一个多数据通道高速互连背板平台．背板平台包括传输母板、时钟分配板和数据通道交换板，并提供ADC，DDC，DSP，DUC和DAC单板接口．通过采用高性能芯片和合理的高速设计方法，实现了背板平台良好的传输误码率和时钟晃动性能以及多个数据通道的自定义总线形式．     

一种基于预编码技术的盲信号恢复与检测算法

提出了一种用于多输入多输出信道的,基于预编码技术的盲信号恢复与检测算法．在发送端,对每个用户输出符号的模进行预编码;在接收端,利用改进的代数常模算法进行信道的补偿和信号检测．该算法能一次性的、显式的获得针对每个用户的均衡器,并分离出用户发送的符号,有效地去除码间干扰和用户间干扰．模拟结果显示,该算法具有简洁、可并行处理和抗远近的特点。     

数字微波基带均衡中对数据和载波相位联合估值

本文介绍了一个34Mbit／s数字微波基带均衡器的结构，提出一种对传输数据和载波相位联合估值的方案。计算机模拟结果表明，使用这种方案，一个(5，5)抽头的判决反馈均衡器(DFE)．在信道衰落深度为40dB的情况下，能维持比较满意的误码率性能。     

反馈滤波器长度对判决反馈均衡器性能的影响

为了使判决反馈均衡器的性能达到最佳,提出了一种判决反馈均衡器变步长可变阈值动态长度算法,并将该算法应用于研究反馈长度对自适应变长判决反馈均衡器性能的影响。结果表明：变长自适应判决反馈均衡器在前馈滤波器长度收敛到一定的范围内、判决延迟保持一定的情况下,反馈长度并不是越长越好。得出了反馈长度与自适应判决反馈均衡器的误差函数之间是一个U形函数关系的结论,该结论可以用于指导判决反馈滤波器的设计。     

基于信道均衡技术的CDMA下行链路的检测方法

多用户检测技术应用在CDMA系统中可以有效的消除多址干扰,用于上行链路能体现其优越性的,但由于其复杂度过高,是不适于下行链路的,而传统的匹配滤波器是无法消除多址干扰的,笔者分析了CDMA系统下行链路离散系统模型,提出了一种适用于CDMA系统下行链路的数据检测算法,此算法由信道均衡器和匹配滤波器组成,信道均衡是基于迫零均衡准则,仿真实验表明此种检测方法的误码性能是大大优于传统的匹配滤波器检测的。     

Wavelet Neural Networks for Adaptive Equalization by Using the Orthogonal Least Square Algorithm

Equalizers are widely used in digital communication systems for corrupted or time varying channels. To overcome performance decline for noisy and nonlinear channels, many kinds of neural network models have been used in nonlinear equalization. In this paper, we propose a new nonlinear channel equalization, which is structured by wavelet neural networks. The orthogonal least square algorithm is applied to update the weighting matrix of wavelet networks to form a more compact wavelet basis unit, thus obtaining good equalization performance. The experimental results show that performance of the proposed equalizer based on wavelet networks can significantly improve the neural modeling accuracy and outperform conventional neural network equalization in signal to noise ratio and channel non-linearity.     

超宽带中快速低复杂度自动增益控制设计

针对应用于双载波正交频分复用（DC-OFDM）超宽带（UWB）系统高速、低成本和快速收敛的自动增益控制（AGC）的设计要求,提出了低复杂度的采用混合补偿增益的两步式快速AGC设计算法;仿真结果表明,该算法能在室内密集多径的无线环境中保证增益调整精度和稳定度,并能有效减少收敛时间.在AGC电路实现层次,基于对数函数性质提出了输入范围动态可调的低复杂度查找表实现方法;VLSI综合结果表明,该方法能减少46%的芯片面积.     

码片均衡多径干扰抵消联合接收机

研究了低扩频比下如何提高数据传输系统性能的问题,提出了一种新的线性码片均衡与非线性干扰抵消相级连结构即RLS-MPIC结构,并给出了导频抵消码片均衡算法(PC-MRLS)．PC-MRLS算法抑制了导频干扰,为MPIC提供了较好的初始判决值;MPIC对均衡后多径信号进行抑制,进一步提高了系统的性能．理论分析与计算机模拟结果表明,RLS-MPIC接收机与传统的Rake接收机、码片均衡器以及多级干扰抵消接收机相比,在性能上有较大的改善．     

单载波超宽带下判决反馈均衡器芯片优化设计

单载波超宽带通信系统的均衡在芯片实现中面临高吞吐率、高性能和低复杂度3方面问题。该文从广播结构电路表达、delayed-sign-LMS系数更新算法和寄存器重采样芯片设计方法学3个角度提出一种适合芯片实现的判决反馈均衡(DFE)结构。该结构以标准LMS-DFE为基础,克服自适应反馈滤波器中迭代界对吞吐率的影响,解决广播结构中输入高扇出带来的延时和功耗问题。仿真结果表明:与直接结构LMS-DFE相比,该结构性能损失在0.1dB之内。芯片综合表明,基于Smic.18 CMOS工艺,吞吐率达到125Mb/s,与广播结构delayed-LMS-DFE相比,面积减少23%,功耗降低33%。     

降低Turbo接收机复杂度方案

从降低带比特交织的Turbo接收机复杂度的角度对其结构进行了讨论,通过对各组成部分外信息转移的研究,提出将Turbo接收机分阶段实现的方案,即开始使用带均衡器的接收机,然后使用迭代译码的比特交织编码调制系统.该方案可以减少环路,降低实现复杂度,同时减小系统时延.给出切换这两种接收机的准则后,对给定的系统在典型的符号间和干扰信道下进行了性能仿真,对比常用的Turbo接收机,迭代5次后,性能下降不到0.1dB,迭代10次后,两者性能非常接近,这表明所给方案是有效的.     

Linear-in-dB Variable-Gain Downconversion Mixer for Zero Intermediate Frequency Receivers

Introduction The zero intermediate frequency (ZIF) receiver archi- tecture[1-4] provides smaller form factors, fewer parts, lower power consumption, and lower cost transceivers. The incoming radio frequency (RF) signal is translated directly to the baseba…     

时变光无线信道下判决反馈自适应接收方案

针对光天线（WOC）信道的时变特性,扩充红外数字协会（IrDA）标准定义的试探分组均训练序列,提出完成带判决反馈的WOC自适应接收方案。利用维持比算（VA)判决,给出与“硬判决”自适应方案的比较结果,通过对侈种信道条件的实验比较,结果表明WOC的最佳均衡估计深度可取为9,IrDA的“试探分组”取10Kbits为宜,通信半径改善比为1．5。     

Single-User Blind Channel Equalization Using Modified Constant Modulus Algorithm

A modified constant modulus algorithm (MCMA) for blind channel equalization is proposed by modifying the constant modulus error function. The MCMA is compared with the conventional constant modulus algorithm (CMA) for symbol-spaced equalization of 4PSK signals. The result shows that the performance of the MCMA is superior to that of the CMA in both convergence rate and intersymbol interference for frequency selective channels in noisy environments. Simulation results using 8PSK signals also demonstrate that a fractionally spaced equalizer can preserve performance over variations in symbol-timing phase, whereas a baud-rate equalizer cannot.     

使用MLSE判决反馈均衡器的高速串行调解器

介绍一种用于无线衰落多径信道数据通信的高速串行 MODEM系统 ,在此系统中 ,将自适应判决反馈均衡器 ( DFE)与软判决 Viterbi译码相结合 ,在没有增加系统复杂性和运算量的条件下实现了最大似然序列判决反馈均衡器 ,改善了因错误传播对 DFE性能的影响 ,从而提高了系统抗多径和噪声干扰的能力 .模拟结果表明 ,在有严重多径干扰的条件下 ,误比特率为 1 0 -4 时 ,使用 MLSE判决 DFE比使用直接判决 DFE的串行 MODEM性能优约 4 .5d B.     

全数字式前馈AGC设计与FPGA实现

为了解决抗干扰导航接收机中数字干扰对消结果的动态范围过大问题,提出一种新的全数字式前馈自动增益控制(AGC)算法.研究了算法中各个参数的设置方法,并指出现场可编程门阵列(FPGA)实现技巧.仿真实验结果表明,对于不同有效位数的输入数据,只需经过一步增益调节就可使输出达到期望的取值范围;而实现时对增益控制因子精度的选择,将影响AGC输出信号的平均幅度.     

超宽带系统中盲自适应降秩接收机

针对超宽带系统中的多址干扰和码间干扰问题,提出了一种低复杂度的盲自适应接收机,该接收机首先采用多级维纳滤波算法抑制多址干扰并提取期望信号各多径分量;再进一步采用紧缩近似投影子空间跟踪方法估计信道并进行最大比合并,提高输出信干噪比。仿真结果表明,其误码性能优于匹配滤波器、传统Rake接收机、解相关Rake接收机和基于恒模算法的自适应接收机,且收敛速度较快、复杂度较低。     

基于0.13 μm CMOS工艺的6.25 Gb/s高速串行数据接收器的设计

基于1.2 V 0.13 μm CMOS工艺, 设计一种数据率为6.25 Gb/s的高速串行数据接收器。该接收器采用半速结构降低系统工作频率, 其中: 均衡电路利用一种低功耗小面积的差分有源电感, 使RC负反馈均衡电路的高频增益增加50%; 采样电路为半速时钟驱动2-way交织结构, 同时实现1:2串并转换功能; DEMUX采用树型(tree-type)结构, 并使用一种新的1:2 DEMUX单元, 较传统单元电路节省40%的晶体管数量。HSPICE仿真结果显示, 该接收器在?55~125℃温度范围、各主要工艺角及电源电压波动10%的条件下, 均能正确工作, 核心电路平均功耗为3.6 mW。     

快时变信道下基于LSQR算法的ICI均衡

为了尽量消除正交频分复用(OFDM)系统中由于信道快时变导致的子载波间干扰(ICI),确保快时变信道下的可靠通信,提出了一种低复杂度LSQR(least square QR)判决反馈均衡器(DFE).该均衡算法充分利用了带状矩阵特性和时域LSQR迭代计算的特点,在计算复杂度和性能之间取得了良好的折中.仿真结果表明,在快时变信道下与已有的块判决反馈均衡(BDFE)算法比较,在计算复杂度相当的条件下,所提出的算法可有效改善带状矩阵近似误差导致的性能损耗,在高信噪比情况下有效地克服了"地板效应",在保持低复杂度的同时获得了更好的性能.