6.2～9.4GHz DC-OFDM超宽带接收机射频前端设计

设计了一个用于6.2~9.4 GHz超宽带中国国家标准的接收机射频前端.通过采用共栅输入、电容交叉耦合的低噪声放大器和正交跨导级合并的折叠型混频器,实现了对UWB小信号的放大和下变频.设计方案采用TSMC 0.13μm 1P8M RF CMOS工艺流片验证并进行测试.测试结果表明,输入匹配在6.2~9.4 GHz频段内...     

0.25 μm CMOS蓝牙射频接收机前端

采用TSMC 0.25 μm CMOS工艺，设计了一种2.4 GHz CMOS低中频结构的蓝牙射频接收机前端.整个接收机前端包含全差分低噪声放大器、混频器以及产生正交信号的多相滤波器.叙述了主要设计过程并给出了优化仿真结果.采用Cadence SpectreRF进行仿真，获得了如下结果：在2.5 V工作电压下，中频输出增益为21 dB，噪声系数为7 dB，输入P 1 dB为-21.3 dBm，IIP3为-9.78 dBm，接收机前端总的电流消耗为16.1 mA.     

一种有源双平衡微波混频电路的设计与分析

采用系统分析的方法,从微波混频器基本原理入手,分析了本振反相型平衡混频器性能参数;在此基础上,采用芯片LT5522设计了一种有源双平衡微波混频器;对该接收机实物电路进行测试分析。设计的混频器在输入端添加了镜像抑制滤波器,在前级添加了低噪声放大器,因而使整个下变频电路具有良好的噪声系数,链路噪声系数小于1.2dB,结果满足要求。     

低噪声放大器高线性度偏置的数学证明

通信技术日新月异,通信产品的更新换代越来越快,性能越来越优,客服体验要求越来越高,无疑对通信芯片的设计提出了更高的要求和挑战。通信芯片的核心在于接收机,而接收机的关键在于低噪声放大器。低噪声放大器的核心指标是噪声、增益和线性度。低噪声放大器线性度对整个系统的线性度起着重要作用,它的非线性越小越好。低噪声放大器的线性度受偏置电路的直流阻抗影响较大。文中对一种工作在S波段,能极好地提高低噪声放大器线性度的偏置电路给出了数学证明。     

低噪声放大器的设计与灵敏度分析

本文设计的低噪声放大器利用集成芯片ATF36163完成了电路的设计,利用ADS软件进行设计、优化和仿真,最后给出了仿真结果、版图设计及实测结果。同时通过研究电路参数的灵敏度对该低噪声放大器进行了灵敏度分析,使得低噪声放大器不仅符合接收机对LNA的指标要求,还能使性能更加稳定。     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

低噪声放大器的仿真设计

介绍了一种利用ADS仿真软件设计低噪声放大器的方法。先总体阐述了低噪声放大器的主要技术和性能指标,然后在采用AVAGO公司的ATF-34143晶体管的基础上,根据低噪声放大器的各项指标来同步进行电路的设计、优化和仿真,最后使得低噪声放大器的设计结果达到设计初期的期望值,并成功地完成了低噪声放大器的电路设计。     

基于ADS2005的低噪声放大电路的优化仿真设计

针对功耗和体积均受限的专用小型无线通信系统提升通信距离的要求,以提高接收机灵敏度为研究目的,采用软件仿真ADS2005的方法改进了低噪声放大电路RF2373的设计.在仿真软件下通过建立低噪放RF2373的二端口模型,得出了二端口的S参数特性曲线.采用微带线匹配的方法获得了低噪声放大电路的优化二端口模型,以及匹配后的S参数特性曲线.匹配后的各项S参数较匹配前均有所改善,设计的低噪声放大电路满足射频前端电路的特性要求.给专用测试系统的无线数据传输的硬件设计提供了理论基础.     

K波段低噪声集成片上CMOS接收前端设计

基于TSMC 90nm CMOS工艺,设计实现K波段片上集成CMOS接收前端。接收前端由两级差分共源共栅结构低噪声放大器、双平衡吉尔伯特单元结构下变频混频器组成。射频输入、本振输入以及模块间采用片上巴伦进行匹配。测试结果表明,在射频输入频率23.2GHz时,转换增益为27.6dB,噪声系数为3.8dB,端口隔离性能良好,在电源电压为1.2V下,功耗为35mW,芯片面积为1.45×0.60mm2。      

1．8GHz基站前端射频低噪声放大器的仿真与实现

介绍了一种1．8GHz基站前端射频低噪声放大器（LNA）的设计方法，采用Agient公司的仿真软件ADS对其进行了仿真和优化，同时完成了实物加工和测试．测试结果表明，采用本方案设计的LNA增益约为12.5dB，噪声系数约为1．3dB，性能稳定，完全达到了通信接收机中对LNA指标的要求．     

GPS双频M码接收机射频前端 设计与实现

介绍了GPS信号体制、新型军用M码的产生方式及其特点,并将新型M码信号与传统GPS信号做了对比。采用超外差式结构分离元器件方案完成了系统的设计并给出了组成原理框图。然后对原理框图中每一个功能单元的电路实现进行了设计,合理选择了低噪声放大器、功分器、射频滤波器、射频放大器、混频器、本振发生器、中频滤波器、中频放大器、数控衰减器、末级放大器等,根据选择的器件完成了原理图以及PCB设计,并为系统设计了屏蔽盒。最后对系统相应的指标进行了测试,测试结果表明该射频前端达到了要求的技术指标。     

毫米波自差频CW系统发射漏波信号对接收灵敏度的影响

针对Ka波段自差频式连续波(CW)多普勒雷达系统中发射漏波信号对接收灵敏度的影响问题,通过计算机建模仿真和实验测试,对存在发射功率泄漏干扰情况下一个接收系统前端(包括低噪声放大器和混频器)的工作性能进行了深入研究.结果表明,在收发隔离度为26 dB时,系统所允许的最大发射漏波信号功率电平为-11 dBm,接收系统前端增益恶化小于2.5 dB.根据这些参数,通过合理设计发射功率电平和收发隔离度,可以保证接收系统的探测灵敏度指标的实现.     

一款工作于2.4 GHz频段的带有源负载的高性能双平衡有源混频器

对带有源负载的CMOS双平衡Gilbert有源混频器的1/f噪声、线性度与转换增益进行深入分析。这款采用PMOSFETs做负载的混频器工作于2.4 GHz频段。为降低混频器的1/f噪声, 利用双阱工艺中的寄生垂直NPN晶体管作为开关, 同时在PMOSFETs处并联最低噪声的分流电路作为负载。运用在PMOSFETs处的高性能运算放大器, 不仅为零中频输出提供了合适的直流偏置电压, 以避免下级电路的饱和, 并能够为混频器提供足够高的转换增益。同时, 在输入跨导(G_m)级电路中采用电容交叉耦合电路能够将转换增益进一步提高。为了增加混频器的线性度, 采用共栅放大器作为输入跨导级电路。这款混频器采用TSMC 0.18m 1-Poly 6-Metal RF CMOS工艺, 在1.5 V电源电压、3 mA的电流消耗下获得了17.78 dB的转换增益、13.24 dB的噪声因子和4.45 dBm输入三阶交调点的高性能。     

基于 Multisim 的高频功率放大器仿真分析简

利用Multisim先进的高频仿真功能构建了由甲类和丙类功率放大器级联的高频功率放大器,并进行仿真实验.采用分级测试、两级级联的形式,给出了甲类功率放大器的工作状态,丙类功率放大器的调谐特性及级联放大器的负载特性分析.所得仿真结果与理论分析一致,为高频电子线路实践教学提供了保障.     

基于低电压高线性度的变频混频器设计

采用LC-tank折叠结构设计了一种低电压高线性度的混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电压高功耗问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折中设计难题.基于TSMC 0.25 μm工艺,Agilent公司的ADS软件对所设计混频器电路进行了仿真.其仿真结果表明：工作电压1.0 V,RF频率2.5 GHz,本振频率2.25 GHz,中频频率250 MHz,转换增益1.080 dB,三阶交调点25.441 dBm,单边带噪声系数4.683 dB,双边带噪声系数8.387 dB,功耗7.088 mW.     

ESD-Induced Noise to Low Noise Amplifier Circuits in BiCMOS

Electrostatic discharge (ESD) induced parasitic effects have serious impacts on performance of radio frequency (RF) integrated circuits (IC). This paper discusses a comprehensive noise analysis procedure for ESD protection structures and their negative influences on RF ICs. Noise figures (NFs) of commonly used ESD protection structures and their impacts on a single-chip 5.5 GHz low-noise amplifier (LNA) circuit were depicted. A design example in 0.18 μm SiGe BiCMOS was presented. Measurement results confirm that significant noise degradation occurs in the LNA circuit due to ESD-induced noise effects. A practical design procedure for ESD-protected RF ICs is provided for real-world RF IC optimization.     

采用射频预失真的新型大功率Doherty功放设计与实现

针对大功率射频功率放大器在设计研制上都存在较大困难,特别是大功率难匹配,实现大功率后线性度差、效率低等问题,设计一种适用于无线通信基站系统的二路大功率Doherty功率放大器。采用新型射频预失真芯片构建高集成度的线性化电路,改善该功率放大器的线性。仿真结果表明,在饱和功率回退6 dB时,该功率放大器平均输出功率可达到100 W,效率可达到44.158%,从而实现高效率和大功率的输出;加入预失真电路后,功放线性改善了20 dB。实测结果验证了仿真的一致性。     

DBR光纤激光器压力传感系统的研制

研制了一种基于正交偏振形式的双频分布式布拉格反射(Distributed Bragg Reflection, DBR)光纤激光器光纤压力传感器系统。当外部压力作用在光纤激光器谐振腔上时,光纤晶体双折射的变化会引起正交偏振方向上的激光频率发生变化,从而导致输出拍频频率改变。利用快速光电二极管将双频激光输出的拍频信号转换成射频电信号,通过一个射频混频电路将该信号与频率合成器产生的本地振荡信号混频并低通滤波放大整形,变为400 M以下的调频信号,再利用ECL定时计数电路系统记录拍频信息并通过USB接口送入计算机。实验表明,在0～1.5 N范围内线性拟合度高达99.97 %,压力灵敏度为400 MHz·N^-1。     

2.9～10.6 GHz CMOS两级分布式放大器

研究应用于超宽带无线通信系统中的宽带分布式放大器设计方法. 采用电感替代传输线对晶体管寄生电容进行补偿的方法实现带宽拓展. 分布式放大器既能扩大其带宽,又能保持较低的噪声系数. 该设计采用TSMC公司的RF 0.18 μm CMOS工艺,电源电压为1.8 V,功耗为104 mW. 仿真结果表明提出的分布式放大器在2.9~10.6 GHz的频带内S₂₁保持(18.7±0.9)dB的平坦增益,噪声系数最小值N_F=1.80 dB.