混合信号SoC联合测试方案

混合信号片上系统(SoC)模拟核的测试是SoC测试的难点之一,常用片上数模转换器(DAC)、模数转换器(ADC)配合模拟核进行测试。本文对于片上DAC、模拟核、ADC同时待测的情况,基于模拟核的振荡测试、ADC柱状图测试和DAC脉宽测试等方法,提出联合测试方案。将重构模拟核产生的三角波振荡信号,分别作为ADC柱状图测试和DAC脉宽测试的激励,并引入ADC和DAC的直连测试作为补充,构建三者两两之间的联合测试。该方案在对电路进行少量重构的条件下,自生成并复用测试激励,可实现对单故障的定位并解决双故障掩盖问题。     

基于关键路径的FPGA时序电路最大工作频率测试方法

常规的测试时序电路最大工作频率的方法不仅受到测试设备测试能力的限制,还需要针对待测电路开发一套测试激励并逐个对待测电路进行测试,而不同的测试激励将带来测试误差.针对上述问题,提出了一种通过构建内建自测试(Build-in Self Test,BIST)电路测试FPGA中时序电路关键路径延迟,从而获取时序电路最大工作频率的测试方法.该方法根据时序电路的静态时序分析结果,首先从时序电路中抽取关键路径,随后在关键路径两端构建BIST电路并为其提供测试激励.基于该测试方法,利用C++语言开发了一个软件平台实现了对时序电路抽取关键路径和构建BIST电路的过程,大大降低了测试前构建BIST电路的时间和劳动力成本.实验结果表明,与消除了由测试激励不同带来的误差的常规方法相比,本文提出的测试方法的平均误差仅为2.70%.     

一种基于ADS5232的高速数据采集电路的设计方法

利用高速ADC芯片ADS5232设计了一种实用的高速数据采集电路,其中ADS5232集成了2个采样通道,不需要外部提供参考电压,简化了PCB设计.2个通道使用同一个时钟,可实现同步采样.每个通道的最高采样速率达到65MS/s,精度为12bit.采集电路包括ADC前端、ADS5232和FPGA 3个部分,支持单端和差分模拟信号输入,使用FPGA实现高速控制,在片内配置RAM作为采集数据的缓冲区,同时可设计接口模块用于跟片外应用电路的连接.该电路能够实现高速AD、高速控制、高速缓存以及与外部逻辑的高速接口.     

双通道高速高精度流水线模数转换电路的实现

为解决传统双通道构架仅适用于低速模拟数字转换电路(Analog-to-Digital Converter,简称ADC)的问题,通过取消数字校准电路,去除信号通道中用于数字校准开关的方式,采用台湾积体电路制造公司(TSMC)0.18μm CMOS工艺,用双通道流水线构架实现了高速高精度ADC,确保ADC达到12位信号转换精度的同时,信号转换速度达到了200 Ms/s.通过测试,该电路在模拟输入信号为10 MHz,差分振幅为1.25 V,电源电压为1.8 V,信号采样频率200 Ms/s条件下获得信噪失真比为64.7 d B,无杂散动态范围为86.3 d B,电路整体功耗为356 m W,测试结果证实该设计在降低模数转换电路设计难度的同时节省了功耗.     

适用于双载波-正交频分复用超宽带系统的数据转换器设计

国家超宽带(UWB)标准采用了双载波-正交频分复用技术(DC-OFDM),此设计基于该标准的超宽带系统中用数据转换器,包括一个单片集成4通道650 MS/s 8 bit电流舵数模转换器(DAC)和一个单片集成4通道300 MS/s 6 bit折叠内插模数转换器(ADC),在印刷电路板(PCB)上实现集成.DAC设计着重考虑电流源的匹配,并且采用降摆幅电路提高动态性能,当输入频率为68 MHz时,单个子DAC无杂散动态范围(SFDR)可以达到51dB以上;ADC采用级间流水线开关降低放大器建立要求,采用有源内插进一步降低比较器失调影响,单个子ADC信噪失真比(SNDR)在整个奈奎斯特频带内都保持在32 dB以上.     

用于高速模数转换器的电荷泵型低抖动时钟管理电路

针对高速模数转换器(ADC)对时钟信号的占空比以及低抖动的要求,提出了一种电荷泵型的时钟管理电路,利用电荷泵构成两个闭环回路,分别实现占空比稳定和可调双相不交叠时钟产生功能。电荷泵对时钟相位的积分功能可实现宽范围的时钟占空比调节,并能明显抑制电源噪声对时钟下降沿抖动的影响。该时钟管理电路采用0.18μm标准CMOS工艺设计。版图寄生参数提取后的仿真结果表明:该时钟管理电路可在40～200 MHz频率范围内,将20%～80%的输入占空比稳定地调整到45%～55%的范围内;在200 mV电源干扰的条件下,输出时钟抖动可降低到传统RC型占空比稳定电路的1/10之下。将该时钟电路应用于一款双通道、200MSPS、14位的流水线ADC中,测试结果表明ADC的信号噪声失真比达到了73.01 dB。     

高清晰度电视信道接收芯片的可测试性设计

高清晰度电视 ( HDTV)信道接收芯片 ( 8VSB)的测试策略主要包括全速全扫描的内部测试、片载内存的自检测 ( BIST)以及 IEEE1 1 49.1边界扫描测试 .该芯片总共有 2× 1 0 6个晶体管 ,集成有大量的片载内存 ,并在总体设计时间与实现成本上都有约束 ,给测试工作带来了额外的负担 .讨论了如何使用 DFT技术为该芯片提供高可靠性的测试 ,从实现结果来看 ,到达了芯片代工厂对测试向量总数与测试覆盖率的要求 ,满足了试流片的需要     

提高ADC精度方法

为满足低成本实现高速、高精度模数转换器(ADC: Analog鄄to鄄Digital Converter)的要求, 提出了一种以低位数ADC 实现高位数ADC 的方法。该方法采用单片机比较器作为1 位ADC, 在被测信号上叠加一个扰动信号, 经过多次模数转换并累加, 达到多位高精度ADC 的效果。实验结果验证了该设计电路的合理性和正确性,实现了低成本ADC 在高精度测量中的应用。     

一种基于环路结构的RFIC内建自测试方法

提出一种基于环路(Loopback)测试的内建自测试(BIST)方法。为了基于环路结构的内建自测试, 设计了一种可编程CMOS衰减器。具有内建自测试(BIST)电路RF收发器的测试结果表明, 此方法能够正确检测出系统故障, 可以应用于生产测试, 并能减少测试时间和测试成本。     

用于电源接收器和信号传感器的硅基集成电感的建模与设计优化

对于硅基集成电感进行的电磁效应分析,在适当的近似下,可以简化为电学和磁学集总参数的运算,基于此建立了硅基集成电感的电学方程模型。开发了一个电源接收器的参数提取和设计优化器Antenna Optimizer。利用这一工具,可以优化得到不同电路的片上电源接收器的设计参数,应用于近距离无线通讯领域。给出了计算所得值与实际测试值之间的比较。结果表明该模型在作为电源接收器或信号传感器的低频应用范围内能较好地反映现实。     

Design and implementation of information acquisition system architecture for multi-sensor robots

A multi-layer controller architecture based on digital signal processor(DSP)and on-chip MCU was proposed for multi-sensor information acquisition system;it consisted of a data acquisition unit and a data fusion unit,and used a host controller to connect the two units into all integrated system.Compared with architectures of traditional acquisition system,this architecture had good openness and goad adaptability of algorithms in hardware.To validate its feasibility,a small-scale prototype was cleverly designed,which adopted ADuC812.tMS320F206 and 89C51 as controllers,and had 16-channel ADC and 12-channel DAC with high accuracy of 12-bit.The Interfaces between different controllers were introduced in detail.Some basic parameters of the prototype were presented by board-level tests and by comparison with other two systems.The prototype Was employed to provide on-line state measurement,parameter estimation and decision-making for trajectory tracking of wheeled mobile robot.Experimental results show that the prototype achieves the goals of data acquisition,fusion and control perfectly.     

一种应用于60GHz毫米波无线传输系统的数模混合ADC设计

以60 GHz毫米波高速无线传输系统为背景,对无线信号历经的频率选择性衰落信道进行了深入分析,并对接收机结构进行研究。提出一种利用数模信号混合处理的低复杂度ADC结构。该结构利用数模混合均衡器来降低频率选择性衰落信道中接收机ADC的精度要求。通过引入一个高精度、高采样率的DAC为代价,在不改变接收机性能的情况下将ADC的采样精度降低2个比特。该ADC均衡器在误码率、收敛速度等性能上相比同精度的全数字均衡器有很大提高。进一步,对该结构进行优化。通过把补偿信号的高比特位的值转换到模拟域,将引入的DAC精度降低到2～3个比特,从而进一步降低了该结构的设计复杂度和功耗。     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.     

一个用于流水线模数转换器的高精度、低功耗采样保持电路

介绍了一个用于高精度模数转换器,采用 0.25μm CMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为 20MHz,允许最大采样信号频率为 10MHz,在电源电压为 2.5V 的情况下,采样信号全差分幅度为 2V。通过采用全差分flip-around结构,而非传统的电荷传输构架,因而在同等精度下,大大降低了功耗。为了提高信噪比,采用自举开关。Hspice仿真结构显示：在输入信号为 5MHz 的情况下,无杂散动态范围（SFDR）为 92.4dB. 该电路将被用于一个14位 20MHz 流水线模数转换器。     

基于Labview的ADC综合性能测试系统

近年来,在电路设计领域高性能的模数转换器(ADC)一直是的研究热点,相应的ADC测试评价技术也同样一直受到重点关注。本文阐述了ADC的参数及其测试的原理和方法,并基于Labview软件和数据采集卡构建了ADC的软硬件测试平台,实现了低成本、高可靠性的高速高精度ADC计算机辅助测试的测试,最后,使用该测试系统对TI公司的ADS805进行了测试,并给出了测试结果。     

喂毛机电子称重变送器的研制

为了提高喂毛机的喂入均匀性和喂毛电子称的称重精度，研制了一种用于喂毛机的电子称重变送器．采用了16位模／数转换芯片AD7705，AD7705由精减指令集微控制器AT90S1200控制．为了消除工业现场的干扰，在AD芯片自带数字滤波的基础上，微处理器要对称重信号进行软件滤波．变送器与主机之间传送数字信号，采用光电偶合器隔离．采用先进的数模转换芯片，合理的电路拓扑设计和数字滤波技术，有效地提高了称重信号的精确性和稳定性．     

软件无线电的新进展

针对软件无线电在军用及民用等方面有着极为广阔的应用前景，阐述了软件无线电的开放式总线结构、高性能的互连结构、高速DSP、宽带模数转换器(ADC)、数字下变频器(DDC)等关键技术，介绍了软件无线电的工业标准(MMITS)，2l世纪国防远景展望及软件协议，并总结了近几年来在体系结构、器件和技术标准等方面所取得的一些新进展。     

用于微悬臂梁红外焦平面读出电路的片上ADC设计

设计了一种用于微悬臂梁红外焦平面读出电路的片上 ADC。该 ADC 采用流水线结构实现, 采用带溢出检测的多位第一级和后级功耗逐级缩减的方案优化系统功耗, 提高线性度。该设计采用 0.35 μm 的 CMOS 工艺流片验证。测试结果表明: 5V 电源电压、10M 采样率时电路总功耗为98 mW, 微分非线性和积分非线性分别为 -0.8/0. 836 LSB 和 - 0. 9 / 1. 6 LSB; 输入频率为 1 MHz 时, SFDR 和 SNDR 分别为82 和 67 dB。     

一体化瞬态高温智能存储测试系统设计

为解决当前瞬态高温测试中存在的测试系统对瞬态高温参数信号响应速度慢、动态特性不足、设备布设及装置回收不便等问题,综合运用无线通信技术、数据采集与缓冲技术和存储测试技术,设计了一种通用一体化瞬态高温智能存储测试系统。该系统可用于特殊测试环境下瞬态高温参数的测试,并实时记录存储测试数据和处理结果。设计了基于蓝宝石黑体平面的瞬态高温敏感体、数据处理存储模块和无线模块,并将瞬态高温敏感体、数据处理存储模块和无线模块进行一体化设计。通过ZigBee模块对系统进行参数设置(上、下电、触发电平、测量范围等),使用AVR单片机和FPGA为主控芯片,解决了特殊测试环境下瞬态高温参数的测试采集问题。实际测试结果表明,该瞬态高温智能存储测试系统可准确获得被测温度场瞬态高温参数,具有无线遥控、微功耗、高精度、抗高冲击、抗干扰、微型化、工作稳定和可靠性高等特点,适于恶劣测试环境下瞬态高温参数的测试和记录。