基于性质描述语言的硬件验证

性质描述语言(Property Specification Language)为描述硬件设计的属性提供了一种标准语言,基于断言的验证方法为硬件的设计和验证提出了一种新的很具有优势的验证方法.用性质描述语言作为断言的验证方法中描述断言的语言,使得断言能够被语法精简、语义严格清晰地描述出来.通过对先进先出队列存储器的设计和断言的描述,以及对断言的验证结果的描述,给出了如何利用性质描述语言写断言的一般方法,然后再进行模拟仿真,找出使断言失败的原因,以便找出设计的错误,并验证了本方法在硬件验证中的有效性.     

浮点乘法验证中的一种边界点测试方法

针对常用的随机测试生成方法的弱点,提出一种用于IEEE浮点乘法验证的边界条件筛选测试生成方法.其基本思路为:对待测算法边界条件建模;求解边界条件;用求得的解构造筛选操作数的标准;筛选操作数实现测试.应用该方法于典型芯片Intel387SX和实际设计项目C387L数学协处理器,证实该方法比随机测试生成方法更为可靠.     

基于有色Petri网模型的GUI测试用例自动生成技术

通过图形用户接口(GUI)测试已经成为软件测试的主要手段,但现阶段GUI测试自动化程度不高.针对这一问题,提出了一种基于模型的GUI测试用例自动生成技术.给出了基于有色Petri网模型的GUI对象建模方法.定义了2种测试覆盖标准,设计了基于不同测试覆盖标准的测试路径和测试数据生成算法.介绍了支持工具GUI测试用例生成器(GTCG)的设计与实现.实验表明: 该模型可有效地描述GUI系统的状态和行为,该技术有助于提高GUI测试的效率和质量.     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.     

面向断言的测试数据生成方法及其应用

提出了一种利用断言产生测试用例的白箱测试方法．该方法首先选定程序中某条语句作为目标节点，通过在目标节点的临界分支和必要分支上插入断言来限制和跟踪程序的执行，以保证程序能到达目标节点，从而生成相关测试数据．利用这种测试数据生成方法，对轨道交通列车自动监控系统软件（ATS）的部分功能模块进行单元测试，并给出测试结果．     

基于分层有限状态自动机的一致性测试生成

为了进行分层有限状态自动机(HFSM)的一致性测试生成,提出了基于HFSM的状态同步序列算法和状态验证序列算法,并在此基础上提出了基于HFSM的一致性测试生成方法.以组播监听者发现(MLD)协议为例说明了该方法的应用.该方法虽然比传统的转化为有限状态自动机(FSM)描述再进行一致性测试生成的方法在适用性上有所降低,但是仍然能够满足大多数通信系统测试的需求,并且由于该方法利用了HFSM的分层特性,因此该方法生成的测试序列长度较短,执行的效率也较高.     

一种使用调控器针对数据通路的综合功能的时间扩展模型生成方法

一些超大规模集成电路(VLSI)近来通过行为描述已在高层次被设计.行为合成可以将行为描述变换成由控制器和数据通路组成的寄存器传输层电路.数据通路的控制信号线输入序列和状态信号线输出序列从控制器提取.作者提出一种生成综合功能时间扩展模型的方法,其中提取的信息作为约束被加入.在常规的贯序测试生成方法中使用时间模型只有结构信息,因为对于实际的贯序电路的搜索空间相当庞大,所以在合理时间内很难达到高排错效率.在使用来自功能验证模块的功能时间扩展模型的贯序测试生成方法中,因为所有的功能行为不可能全被覆盖,所以很难提高排错效率.由于作者提出的方法可以覆盖所有的功能行为,所以与常规的方法相比可以实现在合理时间内的高排错效率.所提出的测试生成方法被用于除法器电路.实验数据显示了在16 s内排错覆盖率达到了100%.     

基于难测故障冲突分析的非扫描可测性设计

时序电路的测试生成非常复杂.时序电路的可测性设计对于指导电路设计及测试生成是十分重要的.基于对在测试生成过程中的难测故障进行冲突分析,提出了一种新的评价电路可测性的测度conflict+,并在此基础上提出了一种两阶段的非扫描可测性设计方法.这种新的测度可以体现出时序ATPG中的绝大部分特征.运用该方法对一些实验电路进行可测性设计后,结果表明比近期的两种非扫描可测性设计方法nscan和lcdft在故障覆盖率、测试效率等方面都取得了更好的效果.     

基于程序规则说明的自动测试用例生成

自动测试过程中,在特定测试标准下生成的测试用例的质量优劣,将极大地影响测试的性能和结果.作者结合基于程序规则说明的两种测试方法———随机测试技术和决策表技术,利用决策表形成完备的测试标准,保证随机生成的测试用例的充分性,完成测试用例的自动生成过程.研究内容分为如下4个部分:(1)基于软件规则说明的自动测试技术分析;(2)对程序规则说明生成决策表方法的测试标准;(3)结合随机测试数据生成和决策表技术对自动生成测试用例进行分析,比随机生成测试用例方法有更好的效果.     

一种基于极限学习机的推力分配方法

针对传统迭代推力分配方法实时性较差的问题,提出了一种基于极限学习机(ELM)的推力分配方法.该方法考虑了推进器的布局条件与推进器推力约束,利用序列二次规划(SQP)算法在短时间内生成了大量用于极限学习机神经网络训练的推力分配样本数据.利用生成的数据集进行了离线训练,并进行了在线测试.仿真结果表明:该方法可以较高的精度和更快的计算速度完成推力分配,体现了其相较于传统迭代优化算法的优越性,更能满足工程应用的实时性需求.     

DBMS安全审计功能测试用例生成方法

数据库管理系统（DBMS）安全审计功能的符合性测试要求测评人员设计有效覆盖安全功能规范的测试用例。本文提出一种基于安全审计规范使用标记迁移系统（LTS）建立形式化模型的DBMS安全审计测试用例自动化生成方法。该方法根据数据库分级评估的安全目标建立审计功能组件的LTS模型,再依据LTS模型启发式路径搜索算法从模型的路径中...     

UNI-SPEC：An Instruction Set Description Language

Microprocessor development emphasizes hardware and software co-design. Hw/Sw co-design is a modem technique aimed at shortening the time-to-market in designing the real-time and embedded systems. Key feature of this approach is simultaneous development of the program tools and the target processor to match software application. An effective co-design flow must therefore support automatic software toolkits generation, without loss of optimizin4g efficiency. This has resulted in a paradigm shift towards a language-based design methodology for microprocessor optimization and exploration. This paper proposes a formal grammar, UNI-SPEC, which supports the automatic generation of assemblers, to describe the translation rules from assembly to binary.Based on UNI-SPEC, it implements two typical applications, i.e., automatically generating the assembler and the test suites.     

Model Checking-Based Testing of Web Applications

A formal model representing the navigation behavior of a Web application as the Kripke structure is proposed and an approach that applies model checking to test case generation is presented. The Object Relation Diagram as the object model is employed to describe the object structure of a Web application design and can be translated into the behavior model. A key problem of model checking-based test generation for a Web application is how to construct a set of trap properties that intend to cause the violations of model checking against the behavior model and output of counterexamples used to construct the test sequences. We give an algorithm that derives trap properties from the object model with respect to node and edge coverage criteria.     

模拟及混合信号芯片的可测性设计

对现有模拟及混合信号芯片可测性设计方法从测试内容、测试信号传输路径、测试信号产生及检测方式等不同角度进行了分类和分析比较。研究指出，在测试内容方面，基于结构的方法由于可得到较高的故障覆盖率并容易对其进行量化计算，因此被认为是今后发展的主要方向；在测试信号传输路径方面，基于总线的方法具有较易实现标准化的优点；而在测试信号产生及检测方面，内建自测试可大大降低测试所需代价，因此有较大的研究应用前景．统一的低测试代价和高故障覆盖率的模拟及混合信号芯片可测性设计方法的产生对于芯片设计来说将是进一步发展的要求和保障．     

注塑模具分型面的自动生成技术

提出了一种自动生成模具分型面的方法．首先根据模具的脱模方向和分型线，对分型线的凸凹性进行识别与预处理，得到优化的分型线，然后将组成分型线的线段按类型进行分组，并按照不同的规则，生成一系列连续的面片；最后通过面片缝合生成分型面．实例测试表明，该方法具有较高的效率和实用性．     

面向同步时序电路的电路并行测试生成算法

面对VLSI设计规模日益增大的挑战，除了电路并行以外，其它已有的基本并行策略都无法从根本上解决测试生成的复杂性问题，然而，已有的电路并行测试生成算法并未取得理想的结果，尤其对时序电路，因此，如何划分电路，成为电路并行算法的设计基础和成功的关键，面向逻辑级描述的同步时序电路，以触发器为核的电路划分算法BWFSF将电路划分为大功能块。对Benchmark-89电路的实验结果表明，基于G-F二值算法和BWFSF算法的电路并行测试生成算法在有效减少存储空间消耗的同时，还能够获得稳定的加速比。     

PDH标准的E3次群测试序列发生器的FPGA设计

为了提高PDH标准下E3次群信号通信设备的可靠性及功能的多样性,设计了一种基于FPGA器件的测试序列发生器系统。在整个设计过程中,完成了测试系统各个功能模块的设计与硬件实现,其中主要包括系统控制模块、PRBS生成模块、误码生成模块和HDB3码转换模块。利用Quartus II软件内嵌的Signal Tap II Logic Analyzer对序列发生器进行了实时的测试,结果比较准确,能够完成测试所需的基本工作任务,因此该测试系统的设计具有一定的实用价值。     

基于粒子群算法的数字电路测试生成

在已有的数字电路测试生成算法基础上，通过对一种结构简单且容易实现的算法——粒子群算法的研究，提出了一种基于模拟的测试矢量生成的新方法，即应用粒子群算法来进行数字电路的测试生成．对一些组合电路进行了仿真，并将其与基于遗传算法的测试生成方法进行比较，实验结果表明该方法比基于遗传算法的测试生成更为有效．     

基于内建自测试的伪随机测试向量生成方法

内建自测试作为一种新的可测性设计方法,能显著提高电路的可测性.本文研究了内建自测试中的测试向量的生成方法,详细介绍了由线性反馈移位寄存器构成的伪随机序列生成电路的原理,给出了由触发器和异或门构成的外接型、内接型以及混合型伪随机序列生成电路.     

SDH传输分析仪中STM-1复用/解复用器设计技术

针对测试仪器的特点，提出了适合测试仪器需要的STM-1复用／解复用器的具体要求，介绍了STM-1复用器、解复用器设计原理和方法，对复用器的时序设计、指针调整设计和开销序列产生设计进行分析，所有设计都集成在FPGA器件中，该技术已在本所的系列SDH传输分析仪中应用，产品广泛用于军用和民用通信网络的测试。