时序电路测试生成算法研究

随着大规模集成电路复杂性的提高,时序电路的测试生成变得越来越困难,因此研究有效的时序电路测试生成算法不仅具有学术意义,还具有巨大的经济效益和社会效益。本文对近年国内外学者在时序电路测试生成算法方面的研究进行了综述,对其作了比较,分析了相对的优点及缺点。最后做了总结并展望了未来的发展方向。     

时序电路SACO和PSO混合算法的测试矢量生成

提出了一种新的测试矢量生成算法，其使用SCOAP测度对蚁群算法进行参数调整，并在粒子群算法的框架下进行测试矢量生成，再使用调整后的蚁群算法进行测试矢量优化。该算法不仅克服了粒子群算法的容易陷入局部最优等缺点，而且利用电路本身的特性来确定蚁群算法的参数。以国际标准电路为例，实验验证本文的算法，结果表明本算法应用于时序电路的测试矢量生成时，相对于粒子群算法提高了其收敛性，提高了故障覆盖率；相对于蚁群算法压缩了测试矢量集，减少了测试诊断时间。     

基于分解等价的时序电路测试生成算法

针对集成电路的规模和复杂程度不断增加而相应的测试却越来越困难且费时的问题,提出了一种基于分解等价的时序电路测试生成算法。此算法通过引入分解等价以避免进入已搜索的测试码解空间,缩小了测试码搜索空间,大大提高了测试生成效率。在ISCAS’89国际标准电路上的实验结果表明了本算法的可行性。     

同步时序电路的一个高性能故障模拟器

提出了一个同步时序电路故障模拟的方法，它采用了并行码模拟与并行故障模拟算法，吸收了锥形操作、并行Ｓｔａｒ算法、全局级化和全局故障分组等技术的优点．为了验证这种方法的效率，ＳＵＮＳＰＡＲＣ２工作站上实现了一个高性能的故障模拟器（ＨＳＩＭ），并把ＨＳＩＭ的实验结果和其他故障模拟器ＰＡＲＩＳ、ＴＯＲＳＩＭ作了比较．对于大型同步时序电路，ＨＳＩＭ的平均单码模拟速度是ＴＯＲＳＩＭ的１．８倍，平均性能因子是ＴＯＲＳＩＭ的７倍     

数字检测电路和测试生成算法

提出一种将任意数字组合电路转变为检测电路的方法和检测电路的测试生成算法。对数字电路中所有引线的单固定故障都能产生测试向量，计算量的上限是２（ｍ＿１＋４ｍ＿２）￣２。     

基于粒子群算法的数字电路测试生成

在已有的数字电路测试生成算法基础上，通过对一种结构简单且容易实现的算法——粒子群算法的研究，提出了一种基于模拟的测试矢量生成的新方法，即应用粒子群算法来进行数字电路的测试生成．对一些组合电路进行了仿真，并将其与基于遗传算法的测试生成方法进行比较，实验结果表明该方法比基于遗传算法的测试生成更为有效．     

基于神经网络测试码生成的一个鲁棒算法

针对基于组合电路神经网络模型进行了测试码生成，提出了一个对神经元连权值不敏感的鲁棒算法－－改进的遗传算法，它克服好运用概率松驰搜索算法求解测试矢量时，神经元之间连接权值的选择影响测试结果的缺陷，增强了测试码的鲁棒性，该算法对不同的连接权值都能得到满意的测试结果。     

基于难测故障冲突分析的非扫描可测性设计

时序电路的测试生成非常复杂.时序电路的可测性设计对于指导电路设计及测试生成是十分重要的.基于对在测试生成过程中的难测故障进行冲突分析,提出了一种新的评价电路可测性的测度conflict+,并在此基础上提出了一种两阶段的非扫描可测性设计方法.这种新的测度可以体现出时序ATPG中的绝大部分特征.运用该方法对一些实验电路进行可测性设计后,结果表明比近期的两种非扫描可测性设计方法nscan和lcdft在故障覆盖率、测试效率等方面都取得了更好的效果.     

基于神经网络测试码生成的一个鲁棒算法

针对基于组合电路神经网络模型进行测试码生成,提出了一个对神经元连接权值不敏感的鲁棒算法——改进的遗传算法．它克服了运用概率松驰搜索算法求解测试矢量时,神经元之间连接权值的选择影响测试结果的缺陷,增强了测试码的鲁棒性．该算法对不同的连接权值都能得到满意的测试结果     

用输入“矢量对”进行大型组合电路分块测试生成的新方法

本文采用输入“矢量对”这一新方法，对大型组合电路的分块测试问题进行了深入研究，证明了一般电路的分块原理，分析比较了电路的分块与不分块两种情况下测试生成的差。结果表明分块后测试码数目大大减少，提高了故障诊断速度，具有很大的优越性，实验研究与理论分析完全相符，证明所提的理论是正确的，具有实用性。     

使用遗传算法对时序电路进行可测性预报

随着LSI/VLSI技术的发展,许多新的测试生成算法被开发出来 对于一个给定电路,快速而准确地选择最适合它的测试生成算法是一个具有很强现实意义的问题.本文提出了使用遗传算法(GA)找出逻辑电路的特性参数与测试生成算法可测性参数之间的关系,从而建立测试生成算法可测性参数(故障覆盖率,测试码个数)的模型,并对给定电路进行参数预报的方法。作者开发了遗传算法预报系统(GAFS),并使用该系统为常用的测试生成算法建立了直观的可测性参数表达式模型.用户可通过计算直接求得各测试生成算法对电路的可测性参数,然后通过比较选出最佳的算法.预报结果显示该系统具有较强的有效性和实用性.     

基于遗传算法的分割可测试设计

基于遗传算法,建立了片上系统芯片(SOC)的图模型,对逻辑级的SOC结构进行精确量化;然后,对模型应用遗传算法进行分析,得到了电路的理想分割结果;最后,基于分割结果,实现一颗SOC的可测试设计(DFT).实验结果表明,在分割的均匀度与附加电路代价方面,该方法相比原有的DFT方法有显著的改进.     

基于F-M算法的电路划分新方法

提出了一种基于F M算法的启发式电路划分新方法.首先对电路各单元进行聚类,将聚类结果作为算法的初始划分,为了得到更好的划分效果,在F M算法的每一次迭代过程中都引入了单元释放;同时对比例划分作了进一步的研究;最后将该方法应用于标杆电路的划分.实验结果表明,该方法与F M算法相比,划分结果得到了明显的改善.     

模拟集成电路遗传算法的优化设计

针对模拟集成电路设计中设计周期长、参数复杂且精度低等问题,提出了一种智能算法——遗传算法。通过对模拟集成电路中二级运算放大电路的设计,运用遗传算法对其电路的各个性能指标进行了优化分析,有效地提高了各性能指标。该优化方法对模拟集成电路进行优化设计,并且基于Hspice仿真结果与实际电路设计非常接近,具有很高的实用价值。     

同步时序电路故障可测性研究

对不可测故障进行测试产生是影响时序电路测试产生效率的一个重要因素。提出了一种基于简化可控性计算的识别时序电路中不可测故障的算法，运用该算法无须搜索便于识别出时序电路中相当一部分不可测故障。针对ISCAS89电路的实验结果也验证了其有效性。     

一种基于并行计算熵迁移策略的多分辨DOM数据生成算法

数字正射影像图(digital orthophoto map,DOM)数据通常以多分辨数据形式组织,并以切片的方式存储,而海量多分辨DOM数据的生成需要大量计算和大容量存储.针对此问题,提出一种基于并行计算熵迁移策略的并行多分辨DOM数据生成算法,以减少海量多分辨DOM数据的生成时间.该算法采用并行计算熵来衡量并行计算机系统的负载平衡程度,并以此判断何时需要进行负载迁移以及如何迁移.仿真实验表明,与串行算法相比,该算法能有效减少程序执行时间,并且能获得较高的加速比和并行效率.     

机组组合的扩散并行遗传算法

研究了在细粒度并行机上的扩散并行遗传算法．遗传算法中个体为矩阵个体,选种采用竞争法．并行处理机拓扑结构为三维网格．对一个十机系统的机组组合问题进行了串行模拟,结果表明,当最大遗传代数或并行处理机个数增大时,均可找到更好的解,同时加速比也得以提高,且异步法优于同步法．     

花朵授粉算法及其在断路器优化设计中的应用

为了解决花朵授粉算法(flower pollination algorithm,FPA)在寻优过程中容易陷入局部最优解、后期收敛速度慢等问题,提出一种结合鲶鱼效应和均匀变异算子的改进FPA算法.首先,引入鲶鱼效应可以来避免算法陷入局部最优解;其次,加入均匀变异算子使其后期收敛速度加快,并通过经典测试函数验证改进的FPA算法性能优于其他算法;最后,将改进的FPA算法应用到断路器优化设计中,对两种不同类型的万能式断路器的能耗模型进行优化仿真,并计算出对应的断路器参数.结果 表明,采用改进的FPA算法设计的断路器参数更加合理,能耗值更低,可以有效提高能耗参数的设计精度和设计效率.     

关于串行程序并行化

并行程序设计主要有两种途径,即使用并行程序设计语言编写并行程序,或将串行程序并行化.串行程序并行化是一种比较有效的并行程序设计的途径.通过介绍并行技术的现状及相关分析的一些定义,给出了一个关于在串行程序中识别可并行执行语句的算法,论述了这一算法的意义.