基于Monte Carlo模拟的实际纳米MOSFET散粒噪声抑制研究

实验测量和理论结果均表明,随着MOS器件尺寸缩小到纳米尺度,其过剩噪声的主要成分将从以热噪声为主转变为以散粒噪声为主,且散粒噪声受费米抑制作用和库仑抑制作用．而目前对纳米MOSFET散粒噪声抑制的研究时,采取了完全不考虑其抑制,或者只是强调抑制的存在而并未给出具体的抑制分析．本文将采用蒙特卡罗（Monte Carlo）模拟方法对实际纳米MOSFET电流噪声进行数值模拟研究,并考虑费米作用和库仑作用对散粒噪声的抑制影响,分别得到费米抑制因子和费米与库仑共同作用时的抑制因子．在此基础上,重点考察栅极电压、源漏电压、温度和掺杂浓度对散粒噪声抑制的影响及其关系的理论分析,得到的模拟结果与文献给出的实验结果和介观理论结果相吻合．     

纳米MOSFET栅氧化层中吸引型陷阱的参数提取方法

通过实验在室温下同时测量纳米MOSFET器件样品漏源电流和栅电流的低频噪声, 发现一些样品器件中漏源电流不存在明显的RTS噪声, 而栅电流存在显著的RTS噪声, 而且该栅电流RTS噪声俘获时间随栅压增大而增大, 发射时间随栅压增大而减小的特点, 复合陷阱为库伦吸引型陷阱的特点. 根据栅电流RTS噪声的时常数随栅压及漏压的变化关系, 提取了吸引型氧化层陷阱的深度、在沟道中的横向位置和陷阱能级等信息.     

双量子点与Majorana费米子级联结构中的散粒噪声

考虑两个量子点分别与拓扑超导纳米线两端的Majorana费米子串联耦合,利用粒子数表象下的量子主方程,研究其中电子的输运特性.存在Majorana费米子时,稳态电流差随着隧穿率的增大呈非对称分布,电子散粒噪声谱相干振荡,且零频噪声明显增强.当系统耦合强度变化时,散粒噪声进一步揭示了Majorana费米子对体系电荷输运的影响.因此,电流差结合电子散粒噪声可以表征量子点与拓扑超导体混合结构中是否存在Majorana费米子.     

短沟道AlGaN/GaN高电子迁移率晶体管的Ⅰ-Ⅴ特性研究

考虑栅电压、漏电压和沟长调制效应影响下,在长沟道高电子迁移率晶体管(HEMT)的Ⅰ-Ⅴ输出特性基础上,引入有效迁移率和有效沟道长度,推导了短沟道AlGaN/GaN HEMT的电流-电压(Ⅰ-Ⅴ)输出特性模型.通过比较栅长为105nm时模型计算结果与实际器件的输出特性,表明推导的短沟道AlGaN/GaN HEMT的Ⅰ-Ⅴ模型与实验结果基本相符,误差小于5%.     

InGaAs肖特基源漏MOSFET的多子带系综蒙特卡洛模拟

采用基于有效质量近似的多子带、多能谷系综蒙特卡洛方法, 考虑纳米尺度MOSFET沟道二维电子气中实际存在的多种散射机制, 模拟 InGaAs肖特基源漏MOSFET。结果显示, 在稳态下, 散射虽然改变了InGaAs肖特基源漏MOSFET沟道中沟道电势、电子浓度和速度的分布, 但对InGaAs肖特基源漏MOSFET的输出特性和转移特性影响较小; 而在施加阶跃漏端电压时, 散射的存在增加了过冲电流的峰值和转换时间, 降低了器件的截止频率。     

交换耦合双能级量子点的全计数统计

基于粒子数分辨的量子主方程,研究了自旋交换耦合双能级量子点中的电子全计数统计,给出了平均电流、散粒噪声和偏斜度.库仑排斥和交换作用导致了平均电流中的小平台;散粒噪声和铁磁电极的极化率以及量子点与电极的不对称耦合密切相关.极化率和量子点电极不对称耦合越大,超泊松散粒噪声越容易出现.当两个自旋单态通道能级参与输运时散粒噪声会大大降低,而当两个自旋三重态通道能级同时参与输运时散粒噪声则会明显增大.     

短沟道MOS器件阈电压和跨导的温度关系

本文从yau的模型出发,推导出了短沟道硅栅MOSFET的阈电压表达式及阈电压与温度的关系:并考虑短沟道MOSFET的扩散电流。推导出简单的电流—电压关系表达式,求出了跨导;得到了与试验一致的结果。发现,随温度的降低,MOSFET的阈电压的大小上升,阈电压的温度梯度的大小减小,跨导的大小急剧上升。结果表明,MOSFET更适合低温下工作。     

基于纳米MOSFET噪声的背散射系数研究

传统噪声理论提取背散射系数时,引入的参量较多并依赖量子力学计算,或是采取大量的假设而使得到的结论存在偏差.本文将基于Navid模型推导MOSFET噪声的背散射系数,进一步得到了短沟道器件在线性区和饱和区的背散射系数,并给出测量背散射系数的方法.在此基础上,对背散射系数随沟道长度、偏置电压和温度的变化特性进行分析,除此之外,用实验和Monte Carlo模拟验证了背散射系数与偏置电压特性,该方法得到的背散射系数与各参量的变化特性与文献给出的结果相吻合.     

MOSFET特性研究

本文介绍了N MOSFET的物理结构特性以及导电沟道形成过程与本质.详细分析与说明N MOSFET的漏极电流iD与漏源电压uDS特性表达式以及N MOSFET的物理结构、材料特性和制造工艺等对于N MOSFET特性的影响.     

纳米双栅MOSFETs的量子格林函数模拟

采用一种量子动力学模型研究纳米MOSFET(场效应管)电流特性.该模型基于二维NEGF(非平衡格林函数)方程和Poisson方程自洽全量子数值解.使用该方法研究了纳米双栅MOSFET结构尺寸对电流特性的影响.模拟结果显示:越细长的沟道,器件的短沟效应越弱,器件的亚阈值斜率随栅氧化层增厚而加大.另外,通过分析器件不同区域的散射自能效应,得出减缓纳米双栅MOSFET电流性能下降的途径.所用模型具有概念清晰,求解稳定等特点.作为多体量子模型,本方法可应用于一维量子线及量子点阵列所构成的纳米器件,并有望在纳米MOSFET器件设计中得以应用.     

GeSe纳米电子器件整流特性的掺杂调控

运用密度泛函理论和非平衡格林函数相结合的方法，研究了第Ⅴ主族原子（P，As，Sb）替位掺杂条件下不同中心半导体沟道长度的GeSe纳米电子器件的整流特性.结果表明，第Ⅴ族原子局部替位掺杂的扶手椅型GeSe纳米带在中心半导体沟道5.1 nm长度范围内，在正偏压下不同中心半导体沟道长度的扶手椅型GeSe纳米带电流随着电压的增大而增大；在负偏压下当中心半导体沟道长度从1.7 nm增加至3.4 nm时，电流不随电压的变化而变化，继续增大中心半导体沟道长度，电流大小接近于0，器件呈现显著的整流特性.     

基于晶界离散分布的多晶硅薄膜晶体管直流模型

基于表面势的多晶硅薄膜晶体管(poly-Si TFT)漏电流模型无法体现晶界的离散分布特性,而基于阈值电压模型的各工作分区电流表达式存在不连续性.为克服此缺点,根据基于表面势模型的建模思想,考虑晶界势垒在沟道中离散分布的特点,提出了多晶硅薄膜晶体管的直流漏电流模型.该模型采用单一的解析方程描述多晶硅TFT各工作区的电流.研究结果表明:TFT工作于线性区且栅压一定时,随着漏压的增大,沟道有效迁移率降低;随着栅压的增大或沟道的缩短,漏电压对沟道有效迁移率的影响减弱.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究

高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.     

一种新型的高性能带隙基准电压源

提出了一种新型的高性能带隙基准电压源,该基准电压源采用共源共栅电流镜提供偏置电流,减少沟道长度调制效应带来的误差,并增加1个简单的减法电路,使得偏置电流更好地跟随电源电压变化,从而提高电路的电源抑制比。整体电路使用CSMC 0.6μm CMOS工艺,采用Hspice进行仿真。仿真结果表明,在-50~ 100℃温度范围内温度系数为2.93×10-5℃,电源抑制比达到-84.2 dB,电源电压在3.5~6.5 V之间均可实现2.5±0.0012 V的输出,是一种有效的基准电压实现方法。     

基于BSIM4模型的不对称性研究及改进

以BSIM4模型为基础,从沟道电荷密度、有效源漏电压、载流子速度饱和及阈值电压等几个方面出发,找出BSIM4模型中导致不对称的因素,给出了对称的沟道电荷密度公式、源漏有效电压公式和载流子速度饱和公式;同时通过在源端和漏端分别计算的方法,抵消源/漏电压处理方式不同所带来的不对称性;最后推导出新的对称的沟道电流公式.模型验证表明:改进后的模型不但可以准确地模拟器件的特性,而且拥有更高的对称性.改进模型拓宽了BSIM4模型的运用范围,可以更有效地运用于RF集成电路设计和仿真.     

非对称栅压在负栅极-源漏极交叠结构超薄沟道双栅器件中的应用

为了研究纳米尺度器件中量子力学效应对传输特性及动态特性的影响,在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极-源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示:非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。     

非对称栅压在负栅极-源漏极交叠结构超薄沟道双栅器件中的应用

为了对纳米尺度器件中量子力学效应对传输特性及动态特性的影响进行研究,该文在器件模拟软件TAURUS中实现了量子修正的漂移扩散模型(QDD),并对具有负栅极源漏极交叠结构的超薄沟道双栅器件进行了数值模拟。结果显示非对称栅压的控制方法使得器件具有动态可调的阈值电压,能够动态地适应高性能与低功耗的要求。通过优化栅极与源漏区的交叠长度可以降低栅极电容,从而提高器件的动态特性,提高电路的工作速度。     

围栅金属氧化物半导体场效应管电流模型

针对深亚微米级围栅金属氧化物半导体场效应管(MOSFET)处于堆积或反型时自由载流子对表面势影响显著的问题,提出了一种全耗尽圆柱形围栅MOSFET表面势和电流解析模型.考虑耗尽电荷和自由载流子的影响,采用逐次沟道近似法求解电势泊松方程,得到围栅MOSFET从堆积到耗尽,再到强反型的表面势模型,最后通过源漏两端的表面势得到了围栅器件从线性区到饱和区的连续电流模型,并利用器件数值仿真软件Sentaurus对表面势和电流模型进行了验证.研究结果表明,表面势在堆积区和强反型区分别趋于饱和,在耗尽区和弱反型区随栅压的增加而增加,同时漏压的增加将使得沟道夹断,此时表面势保持不变.增加掺杂浓度导致平带所需的负偏压变大,表面势增加.与现有的阈值电压模型相比,该模型的精确度提高了16%以上.     

功率VDMOSFET与IGBT的最新结构与性能特点

综合评述了VDMOSFET(Vertical Double Diffused MOSFET)与IGBT(Insulated Gate Bipolar Transistor)的一般器件结构,分析比较了采用垂直沟槽栅极(Trench gate)新结构的功率VDMOSFET与IGBT的结构与性能特点.新结构的VDMOSFET与IGBT能有效地减少原胞尺寸和增加沟道密度,具有大电流,高电压,开关频率高,高可靠性,低损耗的特点.在性能上明显优于目前广泛使用的VDMOSFET和IGBT结构.