| 高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究 |
| |
| 引用本文： | 许立军,张鹤鸣,杨晋勇.高k栅介质SOI应变硅肖特基源漏MOSFET漏致势垒降低效应研究[J].四川大学学报(自然科学版),2017,54(4):753-758. |
| |
| 作者姓名： | 许立军 张鹤鸣 杨晋勇 |
| |
| 作者单位： | 西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室,西安电子科技大学微电子学院宽禁带半导体材料与器件重点实验室,北京精密机电控制设备研究所 |
| |
| 摘 要： | 高k栅介质SOI应变硅肖特基源漏MOSFET结合了应变硅工程、高k栅介质、SOI结构和肖特基源漏四者的优点,是一种实现小尺寸MOSFET的潜力器件.通过求解二维泊松方程建立了该结构的阈值电压模型,模型中考虑了镜像力势垒和小尺寸量子化效应对源漏极的电子本征肖特基势垒高度的影响,在阈值电压模型基础上获得了漏致势垒降低模型.从文献中提取漏致势垒降低的实验数据与模型进行对比,验证了其正确性,随后在此基础上讨论分析了漏致势垒降低和各项参数的变化关系.结果表明,漏致势垒降低随应变硅层厚度的变厚、沟道掺杂浓度的提高和锗组分的增大而增大,随沟道长度的变长、栅介质介电常数的增大、电子本征肖特基势垒高度的提高和漏源电压的增大而减小.适当调节模型参数,该结构可很好的抑制漏致势垒降低效应,对高k栅介质SOI应变硅肖特基源漏MOSFET器件以及电路设计具有一定的参考价值.
|
| 关 键 词： | MOSFET 漏致势垒降低 应变硅 高k栅介质 SOI 肖特基 |
| 收稿时间： | 2016/6/18 0:00:00 |
| 修稿时间： | 2016/7/30 0:00:00 |
The Research of Drain Induced Barrier Lower Effect for SOI Strained Silicon Schottky Source/Drain MOSFET with High-k Gate Dielectric |
| |
| XU Li-Jun,ZHANG He-Ming and YANG Jin-Yong.The Research of Drain Induced Barrier Lower Effect for SOI Strained Silicon Schottky Source/Drain MOSFET with High-k Gate Dielectric[J].Journal of Sichuan University (Natural Science Edition),2017,54(4):753-758. |
| |
| Authors: | XU Li-Jun ZHANG He-Ming and YANG Jin-Yong |
| |
| Institution: | Key Laboratory for Wide Band-Gap Semiconductor Materials and Devices, School of Microelectronics, Xidian University,Key Laboratory for Wide Band-Gap Semiconductor Materials and Devices, School of Microelectronics, Xidian University and Beijing Research Institute of Precise Mechatronic Controls |
| |
| Abstract: | |
| |
| Keywords: | MOSFET drain induced barrier lower strained silicon high-k gate dielectric SOI schottky |
| 本文献已被 CNKI 等数据库收录！ |
| 点击此处可从《四川大学学报(自然科学版)》浏览原始摘要信息 |
| 点击此处可从《四川大学学报(自然科学版)》下载免费的PDF全文 |
