一种用于光电标签的高电源抑制比的低功耗无片外电容低压差线性稳压器

介绍了1种无片外输出电容结构的低压差线性稳压器(LDO).该结构采用TSMC 0.18μm标准CMOS工艺设计,利用体调制效应,提高了LDO的稳定性和其瞬态响应.电路的面积为300×165 μm~2,基于Cadence仿真,其最大负载电流为10 mA,输入电压2 V,输出电压为1.8 V.当负载电流为1 m A时,静态电流和电源抑制比分别为83.8μA和-82.6 d B.     

一种高摆率低功耗无片外电容的LDO设计

本文介绍了一种低功耗的无片外电容快速响应的低压差线性稳压器(LDO),用于数字电路供电.该LDO采用电流型跨导运算放大器,克服了传统运算放大器摆率和静态电流之间的矛盾.提出了一种瞬态增强电路,既可以动态地调整误差放大器偏置,同时也能够直接对调整管栅极电压进行调节,增强了负载瞬态响应性能.该LDO基于28nm CMOS工艺,面积为55×42μm2.输入1.1V,压差约为100mV,最大负载电流50mA.静态电流为5μA,在负载电流变化率为49.9mA/μs的情况下,恢复时间为2.5μs,过冲电压和下冲电压均小于100mV.     

一种适用于无源RFID的低静态电流LDO稳压器设计

给出了一种适用于无源RFID的低静态电流密度LDO稳压器电路设计,主要提出了一种新的基准电压源电路和一种利用输出电压为基准电压源电路供电的方式,使得该LDO稳压器具有低静态电流、输出电压稳定的优点.基于CSMC0.5μm模型库对其进行了仿真,初始电压在3.4～9V的变化范围内,该电路输出电压仅变化0.535mV,电路自身的静态电流仅为5.79μA.     

一种带保护电路的低功耗LDO

为了保护芯片不受电源电压起伏的影响,设计了一种应用于移动多媒体广播(CMMB)的带保护电路的低功耗低压降线性调节器(LDO);为了保证LDO的反馈环路在所有负载电流下均稳定,采用低增益、低输出阻抗的buffer来驱动输出管,使环路的相位裕度都高于40°;为了避免输出管在过流和过热时损坏,设计了过流保护电路和过热保护电路:过流保护电路将过载的电流限制在150 mA;过热保护电路包含滞回功能,在温度高于145℃时,过热保护电路将LDO关断,当温度低于125℃时,LDO重新打开。LDO的输入电压范围为1.5～3.3 V,输出电压为1.2 V。LDO采用0.35μm CMOS工艺设计,共消耗30μA的静态电流,最大负载电流为80 mA。芯片面积为380.2μm×198μm。     

一种用于低压差稳压器的过流保护电路

提出了一种用于低压差稳压器的过流保护电路,该过流保护电路基于SMIC 180 nm CMOS工艺,采用1.8V供电电源,在不影响原有LDO功率管管压降的同时,提高了输出电流的采样精度,限制LDO功率管的最大输出电流及LDO输出电压过低时降低功率管的电流输出。达到过流限后,负载电流与功耗下降比成正相关,负载电流越大,整体功耗下降越多。随着负载电流的增加,至触发电流折返之前,功耗下降比由0%开始逐渐提高至20%～30%;电流开始折返后,功耗下降比由20%～30%开始逐渐提高至99%。在负载电流未达到电流折返的临界点时,LDO瞬态性能不受影响;在负载电流达到电流折返临界点时,输出电压下降约500 m V,但其余瞬态性能不受影响。     

一种新型高电源抑制比的低压差线性稳压器

提出了一种新的基于前向通路结构的高电源抑制比（PSRR）的低压差线性稳压器（LDO）结构,具有全负载范围内PSRR高、通路对系统稳定性影响小、电流效率高等特点.采用chart 0.35μm 5 V CMOS工艺进行电路设计仿真.后仿真结果表明,全负载范围内最差线性调整率为633μV/V.1 kHz处PSRR为76 dB...     

一种宽温度范围低温度系数的CMOS带隙基准电路

为得到适用于温度传感器、AD/DA和LDO等精密系统的高精度基准电压,提出基于高阶非线性补偿的5段分段补偿技术,在-40～125℃的宽温度范围内,实现一种高精度带隙基准(BGR)电路. 5段分段补偿技术基于电流镜组合构成的电流加减电路实现. BGR电路基于3.3 V电源供电的0.18μm CMOS工艺完成设计.仿真结果表明,所设计BGR电路的温度系数(TC)为0.05×10~(-6)/℃,工作电流约为28μA,电源抑制比(PSRR)约为-100 dB@dc,线性调整率约为11.8μV/V.     

一种电源抑制比增强的带隙基准电压源设计

本文介绍了一种适用于低功耗、高电源抑制比的低压差线性稳压器(LDO)低温漂、高电源抑制比带隙基准电路.该电路在原有传统的带隙基准电路的基础上,通过在误差放大器输出端与带隙基准电流镜之间添加结构简单的PSRR增强电路,使得本文设计的带隙基准较常见带隙基准的电源抑制比(PSRR)提高了近20 dB.本文基于CSMC 0.5 μm工艺Spectre仿真分析结果表明:在-25℃到85℃的温度范围内,输出电压变化值仅为0.3 mV,有较好的温度特性.在10 K处的电源抑制比为75dB,在60℃的条件下,输出电压在电源电压2.75～5 V的变化范围内,仅为90μV的波动,整个电路有较好的线性调整率.整体电路功耗小于20μA.     

一种BiCMOS带隙基准电压源的设计

设计了低温度系数、高电源抑制比BiCMOS带隙基准电压发生器电路.综合了带隙电压的双极型带隙基准电路和与电源电压无关的电流镜的优点.电流镜用作运放,它的输出作为驱动的同时还作为带隙基准电路的偏置电路.使用0.6μm双层多晶硅n-well BiCMOS工艺模型,利用Spectre工具对其仿真,结果显示当温度和电源电压变化范围分别为-45~85℃和4.5~5.5 V时,输出基准电压变化1 mV和0.6 mV;温度系数为16×10-6/℃;低频电源抑制比达到75 dB.电路在5 V电源电压下工作电流小于25μA.该电路适用于对精度要求高、温度系数低的锂离子电池充电器电路.     

一种高性能的BiCMOS带隙基准电压源

提出了一种新颖的利用负反馈环路以及RC滤波器提高电源抑制比的高精密CMOS带隙基准电压源．采用上海贝岭的1．2μm BiCMOS工艺进行设计和仿真,spectre模拟表明该电路具有较高的精度和稳定性,带隙基准的输出电压为1．254V,在2．7V-5．5V电源电压范围内基准随输人电压的最大偏移为0．012mV,基准的最大静态电流约为11．27μA;当温度-40℃-120℃范围内,基准温度系数为1mV;在电源电压为3．6V时,基准的总电流约为10．6μA,功耗约为38．16μW;并且基准在低频时具有100dB以上的电源电压抑制比（PSRR）,基准的输出启动时间约为39μs．     

低功耗高电源抑制比CMOS带隙基准源设计

基于Ahujia基准电压发生器设计了低功耗、高电源抑制比CMOS基准电压发生器电路.其设计特点是采用了共源共栅电流镜,运放的输出作为驱动的同时还作为自身的偏置电路;其次是采用了带隙温度补偿技术.使用CSMC标准0.6μm双层多晶硅n-well CMOS工艺混频信号模型,利用Cadence的Spectre工具对其仿真,结果显示,当温度和电源电压变化范围为-50-150℃和4.5-5.5 V时,输出基准电压变化小于1.6 mV(6.2×10-6/℃)和0.13 mV;低频电源抑制比达到75 dB.电路在5 V电源电压下工作电流小于10 μA.该电路适用于对功耗要求低、稳定度要求高的集成温度传感器电路中.     

应用于TV Tuner的片上LDO设计

给出了一种应用于电视调谐器(TV Tuner)中的片上低压差线性稳压器(LDO)的设计方案.分别设计了一个瞬态增强型的LDO和一个低噪声高电源抑制比(PSR)的LDO,芯片在0.18μm CMOS工艺下流片,面积分别为0.014mm2与0.045mm2.瞬态增强LDO在负载从0变化到30mA时,输出动态电压变化为100mV;低噪声高PSR LDO 100Hz到100kHz的积分噪声为9.2μV,PSR在1kHz处为-80dB,在1MHz下为-46dB.     

一种低噪声高PSRR的LDO线性稳压器

介绍了 LDO线性稳压器的系统组成原理,分析了系统的电源电压抑制比(PSRR)以及噪声与电路结构的关系,在此基础上,对LDO的核心电路模块进行了设计,并基于0.5μm标准CMOS工艺,运用Cadence平台进行了模拟仿真和验证.测试结果表明:该LDO的PSRR最低约为-45 dB@1 MHz,最高约为-75 dB@217 Hz;输出电压噪声在10 Hz频率以下约为0.78 μV(P-P),在10 Hz至l00 kHz频率范围内约为0.1 μV(RMS),能满足低噪声和高PSRR应用的要求.     

一种LDO线性稳压器的设计与仿真

LDO线性稳压器是移动便携式电子设备中应用极为广泛的一类电源管理芯片．设计了一款两路LDO输出的线性稳压器,输出电压分别为2．8V和3．0V．采用CadenceHspice软件对设计的电路进行仿真,结果表明所设计的LDO具有低功耗,超低压差,输出精度高,电源抑制比高等优点．     

基于BiCMOS的高精度LDO线性稳压电路

设计了一种基于0.8μm,双阱BiCMOS高压工艺的高精度LDO线性稳压电路.电路采用四管单元带隙基准作温度补偿,多级误差放大反馈结构稳定输出电压,其中直接将带隙基准电路作为误差放大电路的一部分,从而在不增加电路复杂性的基础上,使整个误差放大电路经过多级放大,增益得到大幅提高.Hspice仿真结果表明:电路在较宽的频率范围内,电源抑制比约为85 dB;在温度由-20~80℃变化时,其温度系数约为±35×10-6/℃;电源电压在4.5~28 V之间变化时,最坏情况下其线性调整率为0.031 mV/V;负载电流由0 mA到满载2 mA变化时,其负载调整率仅为0.01 mV/mA.     

基于0.35 μm CMOS的高性能LDO稳压器设计

为降低芯片负载波动及电源干扰对系统输出的影响,以提高芯片性能,基于0.35 μm CMOS(Complementary Metal Oxide Semiconductor)工艺,采用Cadence设计了高性能的无片外电容低压差(LDO:Low Drop-Out) 线性稳压器集成电路,给出了负载瞬态响应增强网络以及电源干扰抑制增强网络的设计方案并进行了仿真实验。实验结果表明,电路具有良好的线性调整率和负载调整率,各项性能指标均符合行业标准,系统在3～5 V的输入电压范围内,稳定的输出电压为2.8 V,电源抑制比在高频1 MHz时达到-46dB,负载变化引起的输出电压过冲小于55 mV。     

一种新型的高性能带隙基准电压源

提出了一种新型的高性能带隙基准电压源,该基准电压源采用共源共栅电流镜提供偏置电流,减少沟道长度调制效应带来的误差,并增加1个简单的减法电路,使得偏置电流更好地跟随电源电压变化,从而提高电路的电源抑制比。整体电路使用CSMC 0.6μm CMOS工艺,采用Hspice进行仿真。仿真结果表明,在-50~ 100℃温度范围内温度系数为2.93×10-5℃,电源抑制比达到-84.2 dB,电源电压在3.5~6.5 V之间均可实现2.5±0.0012 V的输出,是一种有效的基准电压实现方法。     

一种超低功耗的低压差线性稳压器环路补偿方法

针对低压差线性稳压器(LDO)电路设计中为改善环路补偿的稳定性增加电流缓冲电路而带来额外功耗的问题,提出一种嵌入式LDO环路补偿方法。该方法在原LDO的误差放大器模块中,嵌入一个由晶体管和电容组成的电流缓冲电路,该结构与误差放大器的共源共栅输出级共用晶体管,由于整体电路中不增加新元器件,因此消除了引入缓冲电路所带来的额外功耗。仿真实验验证了加入电流缓冲电路后系统环路稳定性能得到了改善。采用联华电子公司0.5μm 5 V的CMOS工艺线在LDO中进行了投片验证,实测芯片静态功耗电流仅为50μA,当输入电压从3V跳变到5V时,输出电压的上冲与下冲都小于15mV,负载电阻从18kΩ跳变到9Ω时,输出电压的最大变化小于20mV。投片测试结果表明,该补偿方法可在提高系统环路稳定性的同时消除额外功耗。     

一种低电压、低功耗CMOS基准电压源的设计

本文设计了一种低电压、低功耗、高电源抑制比CMOS基准电压源。该电路基于工作在亚阈值区的MOS管,利用PTAT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比。SPICE仿真显示,在1V的电源电压下,输出基准电压为609mV,温度系数为72ppm/℃,静态工作电流仅为1.23μA。在1-5V的电源电压变化范围内,电压灵敏度为130μV/V,低频电源电压抑制比为74dB。该电路为全CMOS电路,不需要用到寄生PNP三极管,具有良好的CMOS工艺兼容性。     

低功耗自适应偏置无片外电容低压差稳压器

设计了一款低功耗自适应偏置无片外电容低压差线性稳压器.为了解决由于设计和工艺中存在不匹配造成每级误差放大器不同类型输入管的反型系数在自适应偏置下变化不同步问题,提出了由循环折叠共源共栅放大器和跨导提高放大器构成的误差放大器结构,同时采用推挽输出结构提高了对功率管的驱动能力.该无片外电容低压差稳压器采用嵌套密勒补偿和自适应偏置,解决了轻负载时的稳定性问题,同时提高了轻负载下的电流效率.芯片采用SMIC 0.18 μm CMOS工艺设计,版图面积为0.019 9 mm2.蒙特卡罗后仿真的结果表明,其负载电流范围为10 μA～100 mA,最大负载寄生电容为100 pF,最小负载下静态电流为1 μA,负载调整率和电源调整率分别为3.5 μV/mA和0.372 mV/V.设计的低压差稳压器具有低功耗、无片外电容、面积小的优点,是片上系统中电源管理知识产权核的良好选择.