面向FLASH存储器应用的电压自举电荷泵电路设计

基于SMIC 0.18μm 1P6M工艺,设计出一款面向FLASH存储器应用需求的开环电荷泵升压电路。该电路主要由振荡电路、分频电路、非交叠时序电路、电荷泵和高压选择电路组成。为实现电荷泵电压的自举,本设计采用高电压选择电路和开环无反馈结构电荷泵,通过调整电容比值,满足不同的输出升压需求。仿真结果表明,在电源电压为1.8 V、内部开关时钟频率为50 kHz、带载为5 mA的条件下,电荷泵的输出电压为3.3 V,纹波仅为10 mV,升压效率高达96%。与其他电荷泵相比,本设计提高了输出效率,可满足不同输出升压的需求。     

一种双环路反馈控制电荷泵LED驱动器设计

针对电荷泵LED驱动器环路控制在不同工作模式下存在较大的输入噪声和较大的输出电压纹波的问题,基于TSMC0.6μmBCD工艺,设计实现了一种电压外环和电流内环的双环路反馈控制方案.其中多增益工作模式的电压外环有效地提高在不同输入电源电压下的效率;电流内环利用电流镜代替传统的可调电阻,实现了低噪声线性控制方式.两种控制环路的结合,既可有效减小电源电流的峰值,又可降低电荷泵的输出纹波,从而降低输入输出噪声.经留片测试,对于正向导通电压为3.4V的LED,电源电压在3.0～4.4V变化范围内,输出电压为3.6V,输出电流为400mA的条件下,所设计电路的最高效率可达90.1%.     

一种避免串通电流产生的交叉耦合电荷泵设计

针对传统电荷泵的串通现象,提出了一种采用非交叠时钟控制的输入范围宽、输出纹波小、能有效避免串通现象产生的高压交叉耦合电荷泵,从而提高电压增益和效益;同时,设计出一种具有负反馈调节能力,可以跟随输入电压调节的移位电平产生电路,输出纹波约15mV,具有较高的抗干扰能力.基于0.35μm BCD(bipolar CMOS DMOS)工艺进行电路设计,Spectre仿真结果表明:该电路的工作电压范围为4~24V,可驱动1mA的负载电流,最大升压效率高达99.89%,并且电压增益可以调节.     

一种应用于FPGA时钟管理单元的锁相环设计

设计了一种应用于FPGA时钟管理的可变带宽锁相环.该锁相环采用开关电容滤波器实现可变电阻滤波功能,用反比N电流镜(N为反馈分频系数)来为电荷泵提供偏置,使电荷泵电流与偏置电路电流成1/N的比例关系.本文还提出了用虚拟开关减少了开关两端电压的非理想电荷效应,并设计了一种5级延时单元组成的环形压控振荡器,显著提升了输出频率范围.该锁相环实现了环路带宽与输入频率比值固定,从而使环路带宽能够自动跟随输入频率在较宽范围内变化,保证了其稳定性.本文采用CMOS 65nm数字工艺流片,电源电压为1.2V,作为时钟管理单元IP核嵌入于复旦大学自主研发的FDP5FPGA芯片中.测试表明,本文设计的PLL环路带宽在0.7MHz到13.4MHz能够跟随输入频率在18~252MHz范围内变化,输入频率与环路带宽比值近似为20,产生762MHz~1.7GHz的宽范围输出时钟,阻尼因子均方差不超过8%.     

一种高性能低压电荷泵电路

提出了一种高性能低压电荷泵电路．该电路基于Dickson电荷泵，用二极管连接的npn三极管（bc结连接）替代NMOS管．三极管be结的结电压稳定，且漏电流（Ibc）小，故电荷泵电荷转移效率高．在3．3V的工作电压下，实现了11．5V的高输出电压，而且时钟频率低（1MHz），通过分析和仿真，采用二极管连接的三极管电荷泵性能优秀，具有很强的实用性。     

具有预启动、防闩锁功能的1.33倍新型电荷泵设计

设计了一种基于外接泵电容的1.33倍新型电荷泵电路.电路采用了预启动和衬底电位选择结构,并利用三相时钟信号方式控制电荷泵的工作状态.采用0.5μmCMOS工艺模型利用Cadence的Specter工具进行了仿真.结果表明：所设计的电路提高了芯片的启动速度,有效防止了闩锁现象的产生;在典型的3.3 V输入电压下,电荷泵效率为93.25%.与传统电荷泵相比优势在于输出电压低,有效地降低了无用功耗.1.33倍电荷泵必将具有广泛地应用前景.     

恒定、匹配的大电流输出电荷泵电路

用TSMC 0.18μm CMOS工艺设计了一种应用于5 GHz锁相环型频率合成器中的电荷泵电路.该电路运用单位增益运放电路和自偏置共源共栅电流源电路实现了充放电流的高度匹配.充分利用单位增益运放电路减小电荷泵输出端的电荷共享现象,使电荷泵电路结构较简单并减小了功耗.Spectre后仿真表明,在电源1.8 V、输出电压0.5-1.3 V,充放电流失配率小于0.8%,电流绝对值偏移率小于0.6%,最大功耗8.53 mW.     

高效率宽输入范围电荷泵2倍压电路的设计

提出一种无阈值损耗的电荷泵倍压电路(2倍压电路),该电路采用衬底可变单元代替二极管连接的MOS管,消除了MOS器件的体效应及阈值损耗的影响,与传统电荷泵相比效率提高了20%,获得低至1.0V的宽输入范围.基于该结构采用TSMC 0.25μm BCD工艺设计了一款2.0AUSB功率开关芯片,使用spec-tre对整体电路进行了仿真验证,结果表明:该电荷泵电路的工作状态良好,同比输出电压提高了1.0V,效率最高可达90%,基于该工艺实现的电荷泵电路的版图面积仅为0.04mm2.     

一种基于三管开关结构的改进型电荷泵设计

提出了一种改进型电荷泵,通过三管开关结构减小了时钟馈通效应,同时将电流舵结构与全差分电荷泵结构相结合,在提升开关速度的同时,抑制了电流失配、电荷共享和电荷注入等非理想效应。仿真实验结果表明,在电荷泵的充放电电流为10μA时,时钟馈通所引起的尖峰电流最大值仅为11.26μA,所产生的压控振荡器控制电压纹波降至50%。将其应用于锁相环系统,锁相环输出时钟抖动从118ps降低到36ps。     

用于TFT-LCD驱动的高效率高性能电荷泵设计

设计了一种用于TFT-LCD驱动的高效率高性能电荷泵.在分析了宽输入恒输出电荷泵原理的基础上,采用跟踪输入电压动态调整升压倍率的方法,克服了传统固定倍率电荷泵的效率随输入电压升高而大幅降低的缺点.提出了简单多倍率开关阵列及控制电路,采用了改进的三管复合开关减小静态功耗.电路用0.6μm BiCMOS工艺实现.测试表明:在输入电压2.7~5.5 V,工作频率250 kHz条件下,输出电压为5 V,满载电流为25 mA,平均效率提高了14%,最低效率提高了15%,静态电流为0.1 mA,负载调整率为0.014%mA-1.     

一种用于多通道10 Gbit以太网接口的CMOS 3.125 Gb/s接收器

介绍了一种单片集成的3．125 Gb／s接收器的设计,它适用于IEEE 802．3ae四通道10Gb／s以太网接口．电路采用了多相时钟结构和并行采样技术以降低电路速度要求．电荷泵采用了常跨导偏置技术以降低环路对工艺、电源电压和温度变化的敏感度．时钟数据恢复电路采用1／5速率时钟降低振荡器的设计难度,时钟恢复的同时完成1：5解串功能,降低了电路功耗．电路采用0．18μm CMOS工艺设计和仿真,总体功耗为95mW,625MHz恢复时钟的输出抖动小于75ps,电路在3．125 Gb／s的数据率和各种工艺角下工作正确．     

用于高速PLL的CMOS电荷泵电路

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路．电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动．电路采用chartered0．35μm 3．3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3V区间变化,其输出电流基本无变化,上下电流的失配率小于0．6％,具有很高的匹配性．在3．3V电源电压下,电荷泵输出电压的范围为0～3．1V,具有宽摆幅和低抖动（约0．2mV）等优点,能很好地满足高速锁相环的性能要求．     

一种用于锂离子电池管理芯片的时钟产生电路

设计了一种应用于锂离子电池管理芯片的时钟产生电路.针对应用要求,设计了一个环形振荡器,分析了影响振荡频率精度、输出波形及噪声的因素,并设计了一个无电阻的亚阈值电流偏置电路.电路采用0.6μm UMC数字电路工艺实现.Hspice模拟结果表明:振荡器的输出标准频率为1.975 kHz;在各种工艺极限情况下,温度为-40~85℃,电源电压1.5~8 V时,振荡频率在1~3 kHz间,满足时钟精度要求.典型情况下,该时钟产生电路的电流消耗仅为340~375nA.     

一种适用于低电压应用的低漏电高性能电荷泵

文章提出一种适用于低输入电压应用的新型电荷泵,电路采用一种由NMOS晶体管和小电容组合而成的电压转换开关,通过将开关的栅极连接到时钟信号以控制电荷泵各阶之间的节点电压的变化,使得电荷泵的电荷转移开关阻值降低,同时反向漏电流减小.以4阶电荷泵为例,采用SMIC 40 nm CMOS标准工艺库进行仿真以验证该结构的有效性....     

一种抗单粒子瞬态加固的压控延迟线设计

延迟锁相环中的压控延迟线是对单粒子事件（single event, SE）最敏感的子电路之一,其主要包括偏置电路和压控延时单元.利用双指数电流拟合3-D TCAD混合仿真中的单粒子瞬态（single-event transient, SET）电流,分析了压控延迟线对SE的敏感性.根据响应程度和电路结构的不同,对偏置电路进行了冗余加固;同时,对压控延时单元中提出了SET响应检测电路.在输入信号频率为1 GHz,电源电压1.2 V,入射粒子LET值为80 MeV·cm2/mg的条件下,Spice仿真表明:和未加固电路相比,偏置电压V_bn和V_bp在受到粒子轰击后,翻转幅度分别下降了75%和60%,消除了输出时钟信号中的丢失脉冲;设计出的检测电路能够将各种情况下有可能出现的SET响应指示出来,提高了输出时钟信号的可靠性.      

一种用于锁相环的正反馈互补型电荷泵电路

给出了一种新型的互补型电荷泵电路．采用正反馈技术,电路由CSMC1．2μm CMOS工艺实现,可工作在2V的低电压下．Spectre仿真结果显示,电荷泵的工作频率为100MHz时,功耗为0．08mW,输出信号的电压范围宽(0～2V),电路速度快,波形平滑,抖动小,在不增加电路功耗的前提下消除了传统电荷泵电路的电压跳变现象．该电荷泵电路可以很好地应用于低电源电压、高频锁相环电路．     

一种宽频带大摆幅的三级CMOS功率放大器

设计了一种用于耳机驱动的CMOS功率放大器,该放大器采用0.35μm双层多晶硅工艺实现,驱动32Ω的电阻负载.该设计采用三级放大两级密勒补偿的电路结构,通过提高增益带宽来提高音频放大器的性能.仿真结果表明,该电路的开环直流增益为70dB,相位裕度达到86.6°,单位增益带宽为100MHz.输出级采用推挽式AB类结构,能有效地提高输出电压的摆幅,从而得到电路在低电源电压下的高驱动能力.结果表明,在3.3V电源电压下,电压输出摆幅为2.7V.     

一种用于PWM变换器的斜坡补偿电路设计

针对传统斜坡补偿的PWM变换器的电流输出能力会随着补偿电流的增加而下降的缺点,设计了一种用于峰值电流模式PWM变换器的斜坡补偿电路.通过改进系统箝位电路,使箝位电压能够随着补偿电流动态变化,从而保持系统的输出电流能力恒定,减小输出电压纹波.仿真采用CSMC 0.6 μm工艺,结果表明:在输入电压大于1 V、占空比大于50 %时,输出电压纹波在10 mV左右,大大提高了负载能力和系统稳定性.     

一种新型正负倍压双输出电荷泵电路的设计

采用电荷泵电路实现电压倍增的原理,设计出一种新型正负倍压双输出电荷泵电路,该电路可以将＋5 V电源输入转换为广泛应用于接口电路中的±10 V电源电压,尤其适用于无法使用到±10 V电源的场合.该设计采用6μm铝栅工艺库对该电路进行了仿真,其仿真结果与理想值基本一致.     

一个1.2 V用于超宽带收发器的低抖动锁相环

设计了一款应用于超宽带无线收发器中的低抖动、低功耗、多相位输出、输出频率为528MHz和132 MHz的锁相环,包括了高频特性好的鉴频鉴相器、低电压抗抖动的电荷泵、经典的低电压对称负载差分延迟单元以及duty-buffer的双转单电路等.设计采用SMIC 0.13μm CMOS工艺,电源电压1.2 V.对电路进行了电路级仿真和系统级稳定性分析,并完成了版图设计和后仿.根据后仿结果,在TT@75℃、振荡频率为528 MHz情况下,周期抖动的p2p值为1 ps,功耗仅为4 mW.