一种高性能双锁相环的设计

锁相频率合成是间接频率合成的一种,它是一个基于相位比较的负反馈控制系统。但是,由于传统锁相环中只有1个VCO,而普通的VCO不具有跨倍频程的变频范围,这使得只有一个VCO的PLL输出频率范围受到限制。本文给出了一种高性能双锁相环系统的设计。可输出宽频段、低相噪的本振信号。结果表明,这个电路不仅满足了指标要求,还符合批量生产的要求。为其他人进一步研究类似锁相环提供了不错的经验和参考。     

基于输出电压摆幅提高的超低相位噪声VCO设计

本文提出了一种新型的超低相位噪声VCO结构,该结构能够在不增加额外电感、不增大芯片面积的前提下,实现输出电压摆幅的大幅度提高,使得摆幅可以高于供电电压且低于地电位,进而改进VCO的相位噪声。采用TSMC 0.13 μm CMOS工艺对该VCO进行设计。芯片测试结果表明：该VCO的振荡频率为5.5 GHz～6.2 GHz,在5.8 GHz振荡频率处,相位噪声达到-126.26 dBc/Hz@1 MHz,消耗的功耗为2.5 mW。归一化FOM指标达到-197.5 dBc/Hz。     

基于输出电压摆幅提高的超低相位噪声电压控制振荡器设计

提出了一种新型的超低相位噪声电压控制振荡器(Voltage contral oscillator,VCO)结构,该结构能够在不增加额外电感、不增大芯片面积的前提下,实现输出电压摆幅的大幅度提高,使得摆幅可以高于供电电压且低于地电位,进而改进VCO的相位噪声。采用TSMC 0.13μm CMOS工艺对该VCO进行设计。芯片测试结果表明,该VCO的振荡频率为5.5~6.2 GHz,在5.8 GHz振荡频率处,相位噪声达到-126.26 d Bc/Hz@1 MHz,消耗的功耗为2.5 m W。归一化FOM指标达到-197.5d Bc/Hz。     

高速SerDes电路中电荷泵锁相环的设计

面向高速串行接口应用，设计一款低噪声、快速锁定的高性能锁相环电路，作为5 Gbit· s-1数据率的SerDes发射芯片的时钟源。该设计通过锁存RESET方式增加延迟时间，以减小鉴频鉴相器的死区效应，降低锁相环整体电路的杂散；其压控振荡器采用4 bit二进制开关电容的方法，将输出频率划分为16个子频带，以获得较大的输出频率范围，同时又不增加压控振荡器的增益；在SMIC 55 nm工艺下完成锁相环电路版图设计，核心芯片面积为054 mm2。后仿真结果表明:输出频率覆盖46~56 GHz，1 MHz频偏处的相位噪声在-110 dBc·Hz-1 附近。测试结果显示，RMS 抖动和峰峰值抖动分别为287 ps和134 ps，整体电路功耗为37 mW。     

8～12.4GHz宽带频率合成器的设计

研究采用将ADI公司的ADF4350频率合成芯片输出信号多次倍频的方法来实现X波段的频率合成器。ADF4350频率合成器具有内置片上VCO(压控振荡器)和PLL(锁相环),集成度高、相位噪声低,工作频带宽,广泛用于无线电基础设备及测试设备,无线LAN,CATV和时钟发生器中。该频率合成器输出频率范围8~12.4G,频率步进50 MHz,相位噪声低于-75dBc@10kHz。     

无线局域网射频前端VCO及高速双模预分频器设计

论述了一种应用于802．11a无线局域网射频前端高速频率合成器中两个关键模块的设计：负阻LC压控振荡器(VCO)与高速双模分频器(DMP)的射频全芯片集成。采用0．18pmCMOS工艺，1．8V电压下进行仿真，VCO仿真偏离4．5GHz中心频率500kHz时，相位噪声为—119dBc／Hz，VCO调谐范围为15％。除8／9双模预分频器实现了高速、低抖动、低功耗设计。均方差抖动9ps，核心部分电源电流消耗3．9mA。     

一种VCO电路新型注入锁定方式研究

本文提出一种压控振荡器(VCO)电路的新型注入锁定方式,该方式通过VCO的电压调谐端口进行注入来实现频率锁定。采用MVE2400芯片搭建中心频率为2.45 GHz的VCO电路,参考信号通过VCO的电压调谐端注入,注入功率为-37 dBm,输出功率为3 dBm,注入功率比最高可达40 dB,锁定带宽为70 kHz,相位噪声为-112 dBc/Hz@500 kHz,在相同注入功率比下,输出相位噪声比传统环行器注入方式低3 dB。与传统使用环行器的注入锁定方式相比,这种新型注入锁定的VCO电路结构降低了电路设计的复杂度,具有更加良好的输出相位噪声特性,成本低,更易于实现,可作为一种稳定的微波/射频振荡源,具有良好的应用前景。     

可用于快速稳定PLL的低时钟抖动VCO设计

设计了一种基于电流控制逻辑（CSL）架构的650MHz环型压控振荡器(VCO),对传统的共源共栅结构偏置电路作了进一步的改善,加了一个电压增益较大的放大器构成有源负反馈以提高抗电源噪声的能力.同时也提出了一种阻尼因子控制电路结构,使该VCO可用于快速稳定的锁相环(PLL).该VCO采用和舰0.18μm双阱CMOS工艺仿真,在频率为20MHz、峰—峰值为200mV的高频电源噪声下,其峰-峰抖动和RMS抖动分别为22.649ps和7.793ps。该VCO输出频率为650MHz,占空比约为52%,增益(Kvco)为925.88MHz/V,线性度良好,在1.8V的直流电源下功耗约为0.7mw。     

一种线性化轨对轨调节压控振荡器设计

为了解决控制电压范围小、调谐增益过大导致压控振荡器（voltage controlled oscillator, VCO）对控制线噪声抗干扰能力弱的问题，设计了一种高度线性化轨对轨频率调节的压控振荡器。采用SMIC 0.18μm CMOS工艺，设计了电压转电流电路实现控制电压与电流饥渴型振荡器尾电流的轨到轨线性转化，进而实现振荡频率的轨到轨线性调节；并且利用缓冲器优化振荡波形以适应锁相环系统应用。Cadence Spectre仿真结果表明，振荡器在1.8 V的轨对轨控制电压范围内都具有很好的线性，调谐增益为183 MHz/V，频率范围为0.89～1.22 GHz，中心频率1.06 GHz，功耗仅有227.8μW。本文设计适用于锁相环的集成应用，可为压控振荡器的设计提供支持。     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

基于小数分频锁相技术的S频段信号源设计

基于小数分频锁相技术,采用片内集成VCO的锁相芯片ADF4350,设计了一种应用于射频收发机本振部分的S频段频率合成器。通过单片机的逻辑控制,该信号源可实现137.5~4 400MHz频率范围内任意步进频点的合成。实测结果表明,该S频段小数分频锁相环频率合成器具有优良的相位噪声和杂散抑制,以及较高频率分辨率。     

基于谐波提取技术的风机频率自适应研究

为解决风机受谐波干扰引起电压畸变和频率波动从而影响风机并网稳定运行的问题,提出频率自适应锁相方法,以谐波提取电路为基础,设计具有滤除风机谐波功能的NSOGI (new second-order generalized integrator)锁相环。首先,在谐波提取电路中加入基波谐振电路,验证谐波提取前后锁相环的锁频精度;其次,在传统锁相环基础上加入直流抑制器,对输入信号的频率进行跟踪;最后,进行理论和仿真分析,对比DSOGI-FLL谐波提取前后电路中的频率偏差,验证2种锁相环的锁频精度。结果表明：在谐波提取电路中加入基波谐振电路,减少了谐波对基波源的影响,提升了谐波提取的效果;在抑制风机电压畸变和直流谐波方面,NSOGI 锁相环效果较好,锁频精度较高,验证了方法的可行性和正确性。采用NSOGI对电压和频率进行控制,能够提升供电可靠性,改善并网电能质量,为风机并网稳定运行提供了理论参考。     

锁相环CD4046在电能质量分析仪中的应用

介绍了数字锁相环CD4046在电能质量分析仪中的一种典型应用,给出了电路参数的计算方法,并对电压控制振荡器(Voltage-Controlled Oscillator,VCO)进行了线性测试.该电路实现了对电网频率的快速跟踪,具有电路简单、工作稳定的优点.     

论二阶电路的谐振频率

本文在二阶电路传输函数的基础上讨论了它的固有频率与输出响应峰值频率的关系和固有频率与输入电流电压同相频率关系,发现二阶电路的谐振频率不是零输入电抗的频率,而是它的固有频率．但在调谐实践中以输出响应的峰值频率作为谐振指示是合适的．     

高功率太赫兹基波压控振荡器设计

基于55 nm CMOS工艺提出了一款具有高输出功率的太赫兹基波压控振荡器(Voltage-Controlled Oscillator,VCO).设计采用堆叠结构来克服单个晶体管供电电压受限导致输出摆幅较低的问题来有效提高了输出功率.依据单边化技术在核心晶体管的栅漏之间嵌入自馈线来调整栅漏之间的相移和增益以最大化晶体管在期望频率下的可用增益,从而提高晶体管的功率输出潜力.提取版图寄生后的仿真结果表明:在2.4 V供电电压下,VCO的输出频率范围为200.5 GHz～204.4 GHz,电路峰值输出功率为3.25 dBm,在1 MHz的频偏处最优相位噪声为-98.7 dBc/Hz,最大效率为8.1％.包括焊盘在内的版图面积仅为0.18 mm2.此次工作实现了高输出功率并具有紧凑的面积,为高功率太赫兹频率基波VCO设计提供了一种设计思路.     

一种参数可动态智能设置的全数字锁相环路

在采用FPGA可编程技术实现的全数字锁相环路芯片中，通过使用VHDL硬件描述语言增加锁相环状态检测功能模块，能实现对锁相环工作状态（失锁或锁定）的检测。在片外设置一CPU对锁相环状态检测模块输出的状态信号进行检测，同时依据检测结果对不同状态下环路滤波器中可逆计数器模值进行动态智能设置，能实现锁相环路在失锁时快速进入锁定状态，在锁定时消除相位抖动和提高对噪声的抑制能力，从而达到改善输出频率质量的目的。     

锁相环中低电流失配电荷泵的设计

提出了一种应用于低供电电压低相位噪声锁相环系统的低电流失配的电荷泵电路。仿真结果表明，输出电压0．4V～1．3V范围内。电荷泵上下电流失配小于1％，满足低供电电压锁相环系统对电荷泵的要求。电路采用中芯国际0．18μm标准数字工艺参数仿真。     

高频PWM DC/DC 转换器设计

设计了一种基于2．5μm 40V双极工艺的高频低功耗的PWM升压型DC／DC转换芯片．采用了恒定频率、电流模式的控制结构以提供优秀的电源和负载稳压．同时内部的电流监视电路可以保护功率开关以及连接到芯片上的外部元件．通过对开关脉冲宽度的调节，加快了升压速度，减小了稳压状态的输出纹波，提高了转换效率．仿真结果表明，在2．7～12．0V的输入电压范围内，芯片的开关频率为1．2MHz，开关电流限制值为1．2A，转换效率可达85％以上．使用很小体积的外围元件就可获得满意的输出纹波，在很小的电路板面积上产生大电流输出，降低了电路尺寸和成本．     

一种宽频带捷变频雷达频率合成器

应用大规模集成数字锁相环芯片，高性能晶振源，频率数字快捷电路，经过相位噪声分析和合成器优化设计，研制成功了具有工作频率高，输出频带宽，频率捷变快，相位噪声低，功率大，杂散低，抗干扰能力强和体积小的捷变频雷达频率合成器，满足了新一代雷达的要求。     

400Hz中频电源设计

以实际工程项目中要求的中频电源为研究对象，设计了一种基于SPWM技术的中频电源系统方案．系统以单片机和SPWM信号发生芯片为核心，利用频率和电压反馈实现了中频电源设计．分别给出了实现本设计方案的单片机89C51与信号发生器SA8282的接口电路、IGBT的驱动隔离电路、外围扩展芯片、SA8282内部结构和工作原理和软件设计流程图．