高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

基于FPGA的FIR滤波器设计

在讨论一般FIR数字滤波器设计存在问题的基础上，介绍了现代一种新的DSP设计工具DSP Builder，给出了基于FPGA的FIR数字滤波器的实现流程，并以一个32阶的低通FIR数字滤波器为例，采用DSP Builder建立了实现模型，最后，给出了仿真波形、硬件验证方法和实际测量结果。     

基于FPGA与Matlab的最优FIR数字滤波器设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件,针对常用的软、硬件方法设计实现FIR滤波器存在的问题,提出采用Matlab的切比雪夫等波纹逼近方法．设计并在FPGA上高速并行实现,严格线性相位FIR滤波器的方案。     

基于Matlab的FIR滤波器设计及FPGA实现

FIR滤波器是一种被广泛应用的基本的数字信号处理部件．针对常用的软、硬件方法设计实现FIR滤波器存在的问题，提出采用Matlab的窗函数方法设计并在FPGA上高速并行实现严格线性相位FIR滤波器的方案．其可以方便地调熬滤波器的阶数和系数，适合不同场合的应用．通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案．     

基于分布式算法FIR滤波器的FPGA设计

FIR滤波器是一种被广泛应用的基本的数字信号处理部件。针对采用常用方法设计实现FIR滤波器存在的问题,提出基于分布式算法设计并在FPGA上高效实现严格线性相位FIR滤波器的方案,通过编程仿真得到满意的结果。该方法实现FIR滤波器器件体积小、性能可靠、价格低廉、设计周期短,可作为高速数字滤波设计的较好方案。     

基于FPGA的FIR滤波器设计方法的研究

介绍了应用流水线技术、分布式算法对FIR滤波器在FPGA硬件实现上的优化设计，并以Altera公司的DSP Builder为例，详迷了采用新一代DsP辅助设计工具，将MATLAB的Simulink环境和FPGA开发工具组合在一起，进行DSP设计的通用流程。     

利用DSP技术实现FIR滤波器

文章阐述了FIR滤波器的工作原理及设计方法，并给出基于TMCS54X系列DSP的实现方法，文中所给程序已经过硬件验证，所设计FIR滤波器符合设计要求。     

基于FPGA的16阶FIR滤波器的设计与实现

分析FIR滤波器的结构特点和基本原理,提出FPGA实现数字信号处理的方案.基于Matlab用窗函数法对FIR滤波器进行了设计,确定了滤波器的系数,最后用VHDL语言实现了16阶常系数FIR滤波器,并用QuartusⅡ软件对滤波器进行了逻辑仿真,结果符合设计预期.     

并行分布式算法在FIR数字滤波器中的应用

自从FPGA问世以来,在很长一段时间内,FPGA一直被用于逻辑或时序控制上,很少用于信号处理方面,主要原因是FPGA中没有直接的硬件乘法器.通过分布式算法,对于固定系数的乘法这个问题得到了很好的解决.本设计在深入分析分布算法的前提下,针对FPGA的结构特点,提出在FPGA中实现分布式算法的一种方案,解决了FIR数字滤波器在FPGA中实现的关键问题.     

分布式算法FIR滤波器在FPGA上的实现

本文介绍了FIR滤波器和分布式算法的原理。给出了在FPGA中用查找表实现FIR滤波器的算法设计,并进行了验证。     

分布式算法在乘法模块中的应用

本文基于分布式算法的基本原理,提出了基于查找表结构的分布式算法应用于信号处理中的乘法模块的思路,并以32阶FIR低通数字滤波器中的乘法模块为例,利用FIR滤波器的线性相位特性减小电路规模,采用分割查找表减小存储空间,采用流水线技术和并行分布式算法结构提高了滤波器的速度。最后指出此种算法适用于乘法模块的广阔前景。     

基于MATLAB的64阶FIR滤波器的设计

数字滤波器在数字信号处理中有着广泛的应用。它分为有限长脉冲响应（FIR）滤波器和无限长脉冲响应（IIR）滤波器。通过比较,从FIR数字滤波器稳定性和线性相位的特性出发,利用MATLAB实现64阶FIR低通滤波器的设计,并对被高频干扰的信号进行滤波处理,达到预期的实验结果。     

数字锁相环与滤波技术在PWM整流器中的应用

三相电压型SVPWM整流器可采用基于MATLAB和FPGA的VHS-ADC高速数字信号处理平台建模,但建模时,三相静止坐标系到两相同步旋转坐标系的Park变换和两相旋转坐标系到两相静止坐标系的变换初相位不定,使变换不能顺利实现,另外,电网电压、电流采集时存在噪声,影响了系统稳定性。在常规的三相电压型SVPWM整流器模型基础上,增加数字锁相环以跟踪电网电压的相位和频率,增加FIR数字滤波器对信号进行处理,减少干扰。在VHS-ADC平台上设计了电压外环PI环节、电流内环PI环节和坐标变换模型。通过小功率实验,三相电压型SVPWM控制系统运行稳定,验证了数字锁相环和FIR数字滤波器应用于三相电压型SVPWM整流器的可行性。     

基于FPGA并行分布式算法的FIR滤波器的实现

采用FPGA实现FIR数字滤波器硬件电路的方案,基于只读存储器ROM查找表的并行分布式算法,设计文件采用Verilog HDL语言进行描述.该设计方案在MAX PlusⅡ上进行了实验仿真和时序分析.结果表明:它克服已有软件和硬件难以达到的对信号处理缺陷,既具有实时性,又兼顾了一定的灵活性,完全可以达到实际应用的要求.另外,对优化硬件资源利用率、提高运算速度等工程实际问题也进行了探讨.     

巴特沃斯小波构造与应用研究

讨论了小波与正交滤波器组的相互构造关系，以及由正交滤波器组构造小波所要满足的正规性条件，分析比较了由有限冲激响应（FIR）滤波器组构造出的小波与无限冲激响应（IIR）滤波器组构造出的小波，将基于IIR滤波器组的7阶巴特沃斯小波与基于FIR滤波器的Daubechies小波在信号降噪中中的效果进行了比较，得到了低阶IIR滤波器组构造的小波可以与高阶FIR滤波器组构造出的小波分析效果相似，证明Daubechies小波作为小波变换的一个分支，可以在数字信号处理中得到良好的应用。     

利用DA算法实现大规模FIR滤波器

分布式算法是一种广泛地应用在可编程逻辑序列（FPCA）和ASIC设计中计算乘积和的算法。DA算法的处理速度仅与输入的位宽有关，对于大规模乘积和的运算，其计算速度有着明显的优势。当输入位宽过大时，可以将DA算法改进成并串结构以获得更快的处理速度。该文对在FPCA中利用DA算法实现大规模FIR滤波器，提出了具体的实现方案。     

基于IP核的FIR滤波器在数字正交变换中的应用

介绍了Altera公司的新型FPGA芯片Stratix系列EP1S40的特点及其编程与配置．通过IP核的重用和外围电路的VHDL设计，实现了基于FIR滤波的数字正交变换，并成功地提取了中频雷达脉冲信号的I，Q量，大大提升了数字信号处理的速度．     

基于FPGA的高速、高阶FIR滤波器设计

基于FPGA的查找表LUT结构,提出了一种改进DA算法,在时域实现高速、高阶FIR滤波器,以满足雷达数字脉冲压缩的需要,并在Xilinx公司的VertexIIFPGA上进行了试验验证。     

一种在FPGA上实现FIR数字滤波器的资源优化算法

针对原有在FPGA上实现高速FIR滤波器的移位加算法,进一步分析了算子调度的具体过程,讨论了在不同情况下该算法所能达到的最省资源的算子调度方案,并提出了优化的具体规则。在Xilinx spartan3系列FPGA上的实现结果表明,对于16阶固定系数FIR滤波器,相比于原有的移位加算法以及Xilinx Coregen^TM生成的同等规模的分布式算法滤波器,采用优化算法后的FIR滤波器可节省资源分别达11.7%和29.7%。     

语音子带编码中正交镜象滤波器的微处理器设计与实现

应用目前广泛使用且价格低廉的微处理器设计并实现了用于语音子频带编码中的正交镜象滤波器,为克服微处理器速度慢和精度低的缺点,提出并采用了一系列方法,例如分配算法,附加硬件逻辑以及多微处理器结构体,用32点FIR滤波器和Z80A-CPU,当存贮的中间值的精度为16比特,输入信号精度为12比特时,所实现系统的最高采样频率为9000赫兹,完全满足了实时处理语音信号的要求。