对Cache失效问题的研究

一般来说,CPU并不直接与存储器交换数据,而是通过Cache间接进行。由平均访存时间公式和程序运行时间公式可以看出,Cache失效对于系统的性能有着很大的影响。因此,为了改进系统的性能,首先必须要找出Cache失效的特点。     

一种微处理器二级Cache的优化设计

现代微处理器设计中,多级Cache是弥补CPu和存储器之间速度差异的有效途径之一,其中二级Cache对于提高存储系统的性能有着重要的作用.提出了一种支持多处理器系统的32位RISC处理器"龙腾"R2的二级Cache单元的设计方案,讨论了如何用MEI协议保证存储一致性,以及二级Cache控制器的设计和优化方法.仿真和综合结果证明,该设计满足处理器的要求.     

运动估计算法及其DSP优化

介绍了运动图像编码过程中运动估计算法的基本原理，以及TI最新的数字媒体处理器TMS320DM642的片内存储器和EDMA结构，从提高存储器访问效率的角度，给出了运动估计算法的一个优化方案，并对Cache一致性问题进行了探讨。     

基于C64x+内核的H.264编码数据Cache优化

文章从C64x+内核DSP的RAM存储器使用效率、Cache工作机制和缓存一致性3个方面出发,分析了数据处在不同级别的存储器对运算性能的影响,指出制约算法效率的因素,给出提高算法效率的方法.H.264的数据类型包括原始帧、重建帧、参考帧、内插数据、预测数据等,在不同级别的存储器上安排这些数据对运算速度有不同程度的影响,...     

MPEG-4实时编码的Cache算法优化

随着VLSI技术的飞速发展,现在高速DSP芯片的内核的中心频率已经远远快于外部存储器的存取频率,这种片上片外存储器存取速度不匹配的问题被称作Memory Wall,它极大限制了DSP对于需要大量数据交换的复杂算法的处理能力.针对这一问题本文在基于MPEG-4压缩算法的编码结构与Ti高速DSP TMS320DM642的二级Cache的研究基础上提出拆解编码循环与设置片上缓存的方法来解决指令Cache与数据Cache的缺失问题,极大提高了编码效率.     

一种面向能耗的可重构片上统一存储架构

研究了一种新型的针对指令的可重构片上统一存储器架构,能通过配置信息动态地实现Cache和SPM的相互转换,并设计了一套基于Cache相变行为图的动态配置管理算法.为了满足程序执行不同阶段对片上存储资源的需求,对程序的执行特征进行研究并采用了一种基于程序跳转块的程序阶段动态监测与预测技术.通过对程序阶段的预测实现配置信息...     

ARM926EJ-S处理器中Cache一致性问题的探讨

在基于高性能ARM处理器的SoC结构中,Cache一致性问题是系统稳定运行的潜在威胁,消除该障碍是系统设计师必须解决的问题。介绍了ARM926EJ-S处理器内Cache的工作原理以及基于该处理器的典型SoC结构,重点论述了产生Cache一致性问题的原因,并提出具体的解决方法。相关测试表明该方法切实可行,能够有效避免数据不一致情况的发生,已被成功应用于课题项目中。     

嵌入式静态随机存储器的低功耗设计

介绍了多种最新的嵌入式静态随机存储器低功耗设计技术。存储器的总功耗为动态功耗和静态功耗之和。动态功耗又分读周期功耗和写周期功耗。减少动态功耗的主要技术：（1）降低开关电容。（2）降低充放电电压摆幅等。减少静态功耗的主要技术是降低衬底电流和栅电流等。对多种低功耗技术做了分析和总结,并提出了改进意见。     

基于PowerPC603e通用处理模块的设计与实现

Power PC系列处理器是高性能、低功耗的32位嵌入式处理器.Power PC系列处理器在嵌入式系统中得到了广泛的应用,文章简要介绍了Power PC603e处理器的特点,详细阐述了基于Power PC603e的通用处理模块的组成、原理以及60x总线存储器控制器在FPGA上的设计与主要时序的产生.此FPGA控制器可提供60x总线与多种类型的SRAM、FLASH和I/0的接口,已在嵌入式系统的设计中得到了应用和验证.     

ARM926EJ-S处理器中Cache一致性问题的探讨

在基于高性能ARM 处理器的SoC结构中，Cache致性问题是系统稳定运行的潜在威胁，消除该障碍是 系统设计师必须解决的问题。介绍了ARM926EJ-S处理器内Cache的工作原理以及基于该处理器的典型SoC结 构，重点论述了产生Cache致性问题的原因，并提出具体的解决方法。相关测试表明该方法切实可行，能够有效 避免数据不一致情况的发生，已被成功应用于课题项目中。     

多核平台的并行实时调度与内存分配算法

多核处理器凭借着低功耗高性能的优势占据了市场.针对多核平台上并行实时任务,提出局部与全局EDF相结合的调度算法,其中任务的截止期划分、执行预算以及迁移时机由所设计的处理器带宽预留服务器决定.同时,提出了内存分配算法,该算法能够更好地为并行实时任务管理内存资源.实验结果表明新的调度算法具有更高的调度成功率.另外,在内存资源竞争的前提下,内存分配算法可以保证并行任务的实时性与系统稳定性.     

嵌入式GPU滑动聚束SAR实时成像方法

针对SAR实时成像系统的传统计算平台实时性不足与功耗过高的问题，研究了一种基于嵌入式GPU的实现方法.为了充分利用嵌入式GPU中有限的内存资源，提出一种内存分割与重配置方案，采用页锁定内存和zero-copy技术，实现数传-计算并行化处理；为解决实时性问题，在算法并行计算环节，利用共享内存、寄存器等资源实现大规模数据并行.结果表明，在TX2上完成16 384×8 192点滑聚SAR成像处理时间为12.66 s，功耗为15 W.该优化方法也适用于其他模式的雷达处理算法，并可为未来嵌入式实时成像处理提供参考.      

用于高速网络安全协处理器的抗功耗攻击AES算法引擎设计

为提高密码算法芯片抵抗侧信道攻击,尤其是功耗攻击技术的能力,针对一款用于高速网络安全协处理器中的AES(高级加密标准)算法引擎,采用了软件级数据掩模方法进行了抗功耗攻击的电路设计。该设计中的AES算法引擎的原始模块是一种加解密共用S-box的结构,采用2种完全不同的方法实现了抗功耗攻击电路:一种采用SRAM(static random access memory)方式来实现数据掩盖,另一种基于硬件复制方式。通过产生随机功耗或虚假功耗以掩盖实际功耗与加解密数据运算之间的关系。使用功耗仿真软件PrimePower进行仿真的结果表明,未加保护的电路在1 000条功耗曲线内就可以被攻破,采用了本设计的电路可以抵抗10 000条以上的功耗曲线,可见AES算法引擎的安全性有显著的提高。经FPGA(field programmable gate array)验证,证明本文提出的2种设计均是可行的。     

eDRAM高速读写和紧凑式电荷转移刷新方案

提出了一种采用逻辑工艺、访存速度优化、降低刷新功耗的动态随机存储器（DRAM）,使其在嵌入式系统的设计与制造中易于与高性能逻辑电路融合.采用读写前置放大的高速读写方案,使DRAM读写速度得到了优化;采用紧凑式电荷转移刷新替代传统刷新方案,在降低了刷新功耗的同时,缩短了DRAM的刷新时间开销,提高了DRAM的数据可访问性...     

一种降低DRAM系统刷新功耗的混合主存设计

传统计算机体系结构中主存由动态随机存取存储器(DRAM)构成,而DRAM的刷新功耗随容量的增大而急剧增大.为应对这一问题,业界开始关注新型非易失性存储器(NVM).NVM具有掉电后数据不会丢失、不需刷新的优势,然而它们仍然处于研究阶段,单颗芯片的容量和价格不足以媲美DRAM,距离大批量投入商用仍有一段距离,因此,DRAM和NVM的新型混合主存结构被认为是下一代主存.本文提出一种SignificanceAware Pages Allocation(SA-PA)混合主存设计方案,通过将关键页分配到DRAM中,非关键页分配到相变存储器(PCM)中,采用DRAM和PCM并行结构,并采用Reset-Speed技术提高PCM的写速度,从而实现在不过分降低系统性能的前提下降低系统功耗的目的.结果表明,本文提出的SA-PA混合主存结构使得系统功耗平均下降25.78%,而系统性能仅下降1.34%.     

可测试性设计中的功耗优化技术

降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗引发成本增加，可靠性降低，成品率下降。首先介绍低功耗测试技术中的基本概念和功耗建模方法，分析测试过程中功耗升高的原因，对已有的几种主要的降低测试功耗方法进行详细分析，最后给出一种高性能微处理器的真速低功耗测试方法。     

Approaches for improving the performance of filament-type resistive switching memory

Resistive random access memory (RRAM) has received significant research interest because of its promising potential in terms of down-scaling,high density,high speed and low power. However,its endurance,retention and uniformity are still imperfect. In this article,the physical mechanisms of filament-type RRAM and the approaches for improving the switching performance,including doping,process optimization and interface engineering,are introduced.     

Approaches for improving the performance of filament-type resistive switching memory

Resistive random access memory (RRAM) has received significant research interest because of its promising potential in terms of down-scaling, high density, high speed and low power. However, its endurance, retention and uniformity are still imperfect. In this article, the physical mechanisms of filament-type RRAM and the approaches for improving the switching performance, including doping, process optimization and interface engineering, are introduced.     

氧化钽/氧化铝薄膜的阻变特性和突触特性

通过微电子加工工艺,制备出具有ITO/TaO_x/AlO_x/Ti结构的双介质层阻变存储器.器件中引入的氧化铝介质层有效地减小了器件的运行电流,降低了高/低阻态间切换所需的功耗,并增大了高/低阻态电阻比值.研究表明,器件的高低态电阻与其切换电压均有良好的稳定性和均匀性,且器件表现出可靠的擦写性能与保持性能.进一步研究表明,器件高阻态导电受肖特基发射机制主导,低阻态导电受空间电荷限制机制主导.器件还具有连续可调的电阻渐变行为,利用反复电脉冲刺激下的器件电阻变化来表征突触的权值,可以模拟突触行为.     

虚拟共享型MIMD的几个问题

并行处理是提高计算机性能的有效手段，也是新一代计算机的结构特征。本文论述虚拟共享型处理机的特点、实现机制、可伸缩性和负载平衡。