基于SABL的抗DPA攻击可重构加法器设计

差分功耗分析(Differential Power Analysis,DPA)通过分析密码器件处理不同数据时的功耗差异来盗取密钥。运用具有功耗独立特性的灵敏放大型逻辑(Sense Amplifier Based Logic,SABL)设计密码器件可以有效防御DPA攻击。通过对SABL电路与传统加法器原理的研究,提出了一种能够抗DPA攻击的可重构加法器设计方案。首先,结合SABL电路特点得到具有抗DPA攻击性能的加法器电路;然后利用控制进位方式构成可重构加法器,支持4个8位数据或2个16位数据的加法运算。Spectre模拟验证表明,该加法器逻辑功能正确,与传统加法器相比功耗独立性能提升了97%,防御DPA攻击性能明显。     

椭圆曲线密码ML算法电路实现的功耗攻击

针对有限域GF(2'163)上椭圆曲线密码(ECC)的ML算法电路.实现了一种简单有效的差分功耗分析(DPA)方法.该方法结合单密钥多数据攻击,按密钥比特对功耗轨迹分段差分运算.基于功耗仿真的实验结果表明:仅对单条功耗曲线进行差分分析就能够以极短的时间恢复出密钥比特,从而证明ECC的ML算法实现只具备抗时间攻击和抗简单功耗分析攻击效果,却不能对抗DPA攻击.     

基于互通信息熵和核函数的DPA模拟攻击风险评估

按照差分功率消耗分析(DPA)的攻击性质和特征,以核函数机制理论推导系统正常运行中密码芯片功率消耗的概率分布密度值,引入密钥在某情况下获取时功率消耗和攻击分析结构模型间的互通信熵值,基于DPA攻击下,以风险量化密码芯片在模拟攻击下的抗风险能力。通过研究发现,这一个量化机制一方面能够非常高效的把和互通信熵值类似的指标验算出来,另一方面还能够在很大程度上实现密钥芯片风险分析能力的提升。     

高安全性的智能卡芯片结构与设计

为适应信息安全系统的要求 ,提出一种高安全性的智能卡芯片结构 ,并进行了设计实现。通过集成 8位微处理器内核、 RSA用加解密协处理器和大容量的片内 Flash存储器 ,以及存储器访问控制电路和专用的硬件安全电路 ,实现了系统的整体安全可靠性。该结构采用 TSMC公司0 .35 μm 的 CMOS工艺设计和制造 ,可以在 374 ms完成 10 2 4位 RSA运算 ,实现数字签名和身份认证 ,并能有效地防止非法操作、 DPA (deferential power analysis)分析等常见的攻击 ,适用于电子商务、社会保障卡系统等高安全性的应用领域     

改进的SM4算法的选择明文DPA攻击

侧信道攻击,特别是差分功耗分析(differential power analysis,DPA)是对芯片中运行的分组密码算法进行安全性分析的主要手段之一。该文主要研究针对硬件实现的SM4算法的DPA攻击。合理地对明文进行选择,可以使SM4线性变换层有变化的输入比特尽可能少地影响输出比特,从而对硬件实现的SM4算法进行有效的侧信道攻击。通过分析线性变换层的比特关系,该文发现了选择明文模型下8个比特依赖关系。在此基础上,将这些比特依赖关系结合已有的比特关系,建立分析模型、更充分地利用轮输出的比特信息,对现有的SM4选择明文DPA攻击进行了改进。实验结果表明:该方法能有效提高SM4算法选择明文DPA攻击的成功率。     

针对AES加密设备的DPA功耗攻击平台设计

针对目前密码学界旁路攻击平台攻击效率低、通用性差、成本过高的问题,分析AES加密原理,设计了一种差分功耗攻击(DPA)平台.该平台使用XILINX公司的Spartan-6FPGA作为主控芯片,为加密设备提供时钟信号,解决了波形对齐的问题;在FPGA中例化MicroBlaze软核处理器,根据不同加密设备特点编写攻击代码,通用性较好.采取多种隔离措施,将噪声的干扰降到最低,大大提高了攻击效率.实验结果表明:在5min内成功破解了运行在C52和STM32上的AES加密算法.在保证攻击效率的前提下,DPA攻击平台的成本不到500元,并且保留有针对SIM卡和FPGA密码设备的攻击接口,作为下一步实验的硬件平台.     

基于FPGA平台的电路级抗差分功耗分析研究

研究DPA攻击方法以及相应的电路级防护技术, 提出在FPGA (现场可编程门阵列)上实现WDDL的设计方法以及适用于FPGA的对称布线技术, 随后在FPGA 平台上实现一个4 位加法器并进行功耗分析。实验结果表明, WDDL电路的功耗波动比普通电路有较明显的下降。WDDL结构以一定的芯片面积为代价, 可有效降低FPGA功耗与数据的相关性, 具有较好的抗DPA (差分功耗分析)攻击性能。     

基于0.18 μm CMOS工艺的2 GS/s 6 bit数模转换器

根据现代通信越来越高的传输速率和宽带要求,设计了一个可用于超宽带系统的无修正2GS/s,6 bit数模转换器.该转换器采用4+2的分段译码电流舵结构,其中高4位采用温度计码,低2位采用二进制码.在对关键单元电路进行了设计和分析之后,在中芯国际0.18 μmCMOS工艺下完成电路的版图设计和流片,芯片面积为975 μm×775 μm.对芯片进行的键合测试表明,其微分非线性为0.11 LSB,积分非线性为0.25 LSB；当采样时钟频率为2 GHz,输入信号频率为13.3 MHz时,无杂散动态范围为52.1 dB,功耗为79 mW.     

10 Gbit/s 0.18 μm CMOS激光驱动器的集成电路

为了得到低电压、低功耗、高速率的激光驱动器电路,采用0.18 μm CMOS工艺设计了10 Gbit/s的激光驱动器集成芯片.电路的核心单元为两级直接耦合的差分放大器和电流输出电路.为扩展带宽、降低功耗,电路中采用了并联峰化技术和放大级直接耦合技术,整个芯片面积为0.94 mm×1.25 mm.经测试,该芯片在1.7 V电源电压时,最高可工作在11 Gbit/s的速率上;当输入10 Gbit/s、单端峰峰值为0.3 V的信号时,在50 Ω负载上的输出电压摆幅超过1.7 V,电路功耗约为77.4 mW.进一步优化后,该电路可适用于STM-64系统.     

近红外激光故障注入系统在密码芯片攻击中的应用

首先概括了当前流行的密码芯片攻击方法及优缺点,然后介绍了近红外激光故障注入系统,并详细描述了近红外激光故障注入理论、系统组成、工作原理,及实验设备与参数。以DES(data encryption standard)算法为例,通过数学推导,采用DFA(differential fault analysis)方法恢复密钥。最后,根据实验室搭建的近红外激光故障注入系统对芯片背面进行了故障攻击实验,在无任何防御措施下获取了DES算法密钥。通过实验,以及结合对有关防御方法的深入分析,展示了近红外激光故障注入攻击对密码芯片的具大威胁。