基于FPGA平台的电路级抗差分功耗分析研究

研究DPA攻击方法以及相应的电路级防护技术, 提出在FPGA (现场可编程门阵列)上实现WDDL的设计方法以及适用于FPGA的对称布线技术, 随后在FPGA 平台上实现一个4 位加法器并进行功耗分析。实验结果表明, WDDL电路的功耗波动比普通电路有较明显的下降。WDDL结构以一定的芯片面积为代价, 可有效降低FPGA功耗与数据的相关性, 具有较好的抗DPA (差分功耗分析)攻击性能。     

抗差分能量攻击的DES加密芯片设计

提出将掩码和随机延时两种策略综合的方法以增强加密算法的抗攻击性能, 同时, 提出一种多掩码方案取代传统的单一掩码, 进一步增强抵御以汉明重量为模型的能量攻击。此综合策略应用于DES加密设备, 结果表明, 能够成功抵御10⁵条能量迹攻击, 抗攻击性能提高40%。     

电火花线切割极间介电特性与放电能量分配关系

摘要：
建立了电火花线切割极间介质电阻模型,分析了加工能量与极间介质电导率、工件厚度之间的关系,并对极间介质电阻模型进行了实验验证.研究结果表明,随着电导率的升高或者工件厚度的增加,放电期间极间“漏电流”增大,损耗在极间介质的能量增加,加工效率降低,电导率变化导致的极间电阻改变对于加工效率的影响显著. 关键词：
电火花线切割; 工作介质; 介电特性; 电导率; 放电能量中图分类号： TG 662
文献标志码： A     

针对FPGA实现的AES密码芯片的相关性电磁分析攻击

通过研究相关性电磁分析(CEMA)攻击方法, 构建电磁泄漏信息采集和数据处理平台, 对基于现场可编程门阵列(FPGA)实现的AES-128密码算法进行近场相关性电磁分析攻击。攻击结果表明, 该平台能够获取密码芯片工作时的电磁泄漏信息,并通过分析获取AES第10轮加密的全部16个字节密钥。经过优化数据处理, 相关性电磁分析攻击的效率得到很大提高, 攻击所需的数据组数大大下降。