| 基于FPGA平台的电路级抗差分功耗分析研究 |
| |
| 引用本文： | 黄颖,崔小欣,魏为,张潇,廖凯,廖楠,于敦山.基于FPGA平台的电路级抗差分功耗分析研究[J].北京大学学报(自然科学版),2014,50(4):652-656. |
| |
| 作者姓名： | 黄颖 崔小欣 魏为 张潇 廖凯 廖楠 于敦山 |
| |
| 作者单位： | 北京大学信息科学技术学院微电子学研究院,北京,100871;北京大学信息科学技术学院微电子学研究院,北京,100871;北京大学信息科学技术学院微电子学研究院,北京,100871;北京大学信息科学技术学院微电子学研究院,北京,100871;北京大学信息科学技术学院微电子学研究院,北京,100871;北京大学信息科学技术学院微电子学研究院,北京,100871;北京大学信息科学技术学院微电子学研究院,北京,100871 |
| |
| 摘 要： | 研究DPA攻击方法以及相应的电路级防护技术,提出在FPGA(现场可编程门阵列)上实现WDDL的设计方法以及适用于FPGA的对称布线技术,随后在FPGA平台上实现一个4位加法器并进行功耗分析。实验结果表明,WDDL电路的功耗波动比普通电路有较明显的下降。WDDL结构以一定的芯片面积为代价,可有效降低FPGA功耗与数据的相关性,具有较好的抗DPA(差分功耗分析)攻击性能。
|
| 关 键 词： | 差分功耗分析(DPA) WDDL 对称布线 FPGA |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
