无线通信中压缩图像传输的信源信道联合解码

提出了一种应用于矢量量化信源的QPSK调制的信源信道联合解码的新方案．该方案在不改变原有传输系统中的Turbo Log—MAP译码器结构的情况下，通过重组图像的错误检测，反馈信源的信息来改变译码过程中译码器间传递的外信息，从而提高信道译码的纠错能力．实验表明，通过应用这种联合解码方法，至少减少了一个数量级的比特错误，而且使用较小的迭代次数就可以达到较高迭代次数的效果．这将大大减少译码的延迟，使得Turbo码的应用更为广泛．     

基于IEEE 802.16a的TCM译码方案

为设计并实现宽带无线接入系统的差错控制,基于无线本地城域网标准IEEE802．16a,提出了三种TCM码的译码方案．通过理论分析对比了各算法的实现的难易程度,采用定点运算进行计算机仿真,获得了不同码型各译码方案的误比特率性能曲线．理论分析和仿真结果说明,不存在绝对优异的方案．最后给出标准中具体码型的方案选择。     

一种多层叠加编码系统的功率分配方案

多层叠加编码与多级译码相结合的编码调制系统,其译码性能具有接近Shannon限的能力．文章研究一种多层叠加编码调制系统的功率分配问题．通过研究信号星座自身的结构特性,提出了一种新的功率分配方案．该方案可适用于两层及以上的多层叠加编码调制系统中．实验仿真结果表明,在使用BPSK或者QPSK作为内调制的多层叠加编码调制系统中,该方案具有较好的平均译码性能．     

基于稀疏序列LDPC的多层码的迭代译码

提出一种稀疏二进制序列构造的LDPC码作为分量码,译码采用串行迭代的多层码方案.每次串行迭代译码逐层进行,低层向高层传递译码软信息.采用该方案分别对8PSK和16QAM调制的多层码进行串行迭代译码和并行迭代译码的性能仿真.仿真结果表明:该方案的编码复杂度较低,相比于并行迭代译码,串行迭代译码简化了译码结构,且2种迭代译码算法复杂度相同;在AWGN信道和平坦瑞利衰落信道中,串行迭代译码的误比特性能优于并行迭代译码.     

脉冲测距系统中编、译码的软件实现

提出了采用软件编程的方法实现对脉冲测距系统中脉冲数目、脉冲宽度和脉冲间隔的编、译码的方案，以三脉冲的编、译码为例，阐述了具体的实现过程，对程序进行了仿真验证，并对软件实现编、译码的特点进行了分析。     

一种用于IP包差错控制的RS译码器及其FPGA实现

为了减少RS译码器所占用的现场可编程门阵列(FPGA)资源,研究了RS码的译码算法．提出了使用Actel公司的ProASIC——^PLUS系列芯片实现IP包差错控制系统中RS码的译码方案,采用码型RS(100,81)进行纠错,同时结合大运算量环节,描述了利用改进的BM算法实现译码功能的具体方案,该方案相对于传统的方案更能节约资源．实验表明,该译码器完成了IP包差错控制的要求,译码器输入码流速率可达30Mbit／s,最后介绍了ProASIC——^PLUS系列芯片的基本结构特点及用FPGA实现的关键技术。     

最大距离分割码误比特率的精确计算

基于最大距离分割(MDS)码的码重分布，得到了不完全译码器中发生译码错误和译码失败的概率．根据译码错误和译码失败对MDS码误比特率的影响，推导出精确的误比特率公式．利用该公式可计算出不同长度的MDS码在加性白高斯噪声(AWGN)信道中的误比特率．仿真结果表明，该公式比传统的误比特率上限公式具有更高的精度．     

一种新的联合译码方案研究

提出了一种新的联合译码方案。该方案结合了卷积码和Turbo码译码算法的优势,在译码端采用三个译码器,前两个译码依然为经典Turbo码译码结构并采用Log-Map算法,最后一个译码器接收译好的信息位、校验位和外信息值,采用维特比译码算法。经过迭代译码,能够进一步提高传统Turbo译码的性能。仿真结果证明在10次迭代以前,至少能够获得0.1dB的编码增益。     

一种简化的低密度校验码译码算法的研究

针对低密度校验码(LDPC)译码的迭代过程的复杂度问题，提出一种新的简化的译码算法，通过对每次迭代中校验节点的更新变换之后计算的线性拟合，来降低计算的复杂度，从而加速译码。计算机仿真结果显示，简化的译码算法与传统的和积算法相比，译码性能基本接近，有时要稍差一些，但译码复杂度是有明显的下降的，这样即证明了方案的有效性。     

码分多址信道中的迭代译码及干扰消除技术

提出了一种码分多址在高斯白噪声信道中的迭代译码和干扰消除方案，在译码过程中，每个用户译码器的输出用来生成用户信号的软预测，预测值通过迭代译码和干扰消除得以改进，直到迭代收敛为止，然后对用户信号进行硬判决输出，最后，给出了模拟结果。结果表明系统性能将得到改善。     

基于原模图LDPC码的联合信源信道译码器的硬件实现

采用FPGA(field programmable gate array)设计基于原模图低密度奇偶校验(low density parity check,LDPC)码的联合信源信道译码器,信道部分和信源部分都是由原模图LDPC码组成.在原模图LDPC码联合译码器的硬件实现架构中,通过2步循环扩展得到了适合硬件实现的准循环原模图LDPC码,译码器信息的迭代更新采用TDMP (Turbo decoding message passing)分层译码算法,采用的归一化最小和算法使得P-JSCD(photograph-based joint source and channel decoding)具有部分并行结构.最后,为了降低资源消耗和译码延迟,采用了提前终止迭代策略.基于FPGA平台的硬件实现结果表明,该联合译码器的译码性能非常接近相应的浮点算法,并且最大时钟频率达到193.834 MHz,吞吐量为24.44 Mbit/s.     

基于深度学习的极化码串行抵消译码优化算法

针对5G场景下极化码串行抵消译码算法低输出高延迟的问题,提出加快串行抵消译码过程中深度学习译码器整体译码速度的方案。该方案根据信道极化理论计算不同子信道的可靠性,通过调整参数的不同取值,剪掉译码树上均为固定位的叶子节点所在的子二叉树,从而减少深度学习译码器的数量,加快了整体的译码速度。仿真结果表明,所提出的方案不仅具有和原串行抵消算法相同的译码性能,而且降低了极化码串行抵消深度学习译码的时间复杂度。     

一种新的信源信道联合迭代解码

提出了一种新的联合迭代解变长码(VLC)和低密度校验码(LDPC)的解码器.该系统主要由两个软输入和软输出(SISO)的模块组成,能利用VLC码字结构和马尔可夫信源之间的相关性来纠正误码.由于联合解码算法降低了误码率,使得LDPC的迭代次数大大减少,补偿了联合解码过程中所需要的联合信源信道变长码解码器(JVLD)的计算时间.仿真结果表明,联合迭代解码算法明显优于传统的分离解码器.     

Kite code-based incremental redundancy hybrid ARQ scheme for fast-fading channels

Incremental redundancy hybrid automatic repeat request （IR HARQ） has been extensively studied for reliable data transmission over slow-fading or quasi-static channels. With the increase in movement speed of users and the use of long code words for data transmission, IR HARQ strategy in fast-fading channels is starting to attract attention in the academia. This paper studies the perfor- mance of the IR HARQ strategy based on Kite codes （a class of rateless codes） in the finite regime over fast-fading channels where a number of channel realizations are experienced in each retransmission round. We propose an algorithm that exploits current decoding reliability to determine the size of subsequent retransmissions. Long- term throughput and delay constraint throughput are ana- lyzed and compared. Furthermore, in HARQ systems available, most of the computation power is consumed on failed decoding if a code word is retransmitted many times, which is not energy-efficient. Therefore, to improve theenergy efficiency, we propose two efficient algorithms （early stopping algorithm and freezing node algorithm） for incremental decoding, which reduce the computational complexity of the most time-consuming steps in decoding procedure. Simulation results show that the substantial complexity reduction is achieved in terms of the total required number of decoding iterations and the required node operation complexity compared to conventional incremental decoding scheme.     

一种改进的准正交空时分组码译码方案

针对传统全速率准正交空时分组码(quasi-orthogonal space-time block code,QO-STBC)译码复杂度高的问题,提出一种改进的准正交空时分组码译码方案.该方案通过在接收端乘以信道矩阵的共轭转置及Givens旋转矩阵,消除检测矩阵部分干扰项,使检测矩阵三角化.和传统的准正交空时分组码最大...     

多制式音频解码关键模块的FPGA设计与验证

在分析音频解码标准MP3和AAC及其实现方案基础上,提出了基于FPGA的支持多制式的音频解码算法设计方案。将分步查表法引入霍夫曼解码,并提出了无乘法器的反量化变换及可兼容的IMDCT变换算法的FPGA实现方案。板上测试验证表明,该方案可准确完成多制式音频的解码,并提高解码速度与精度。     

一种BCH码编译码的实现

提出一种用可编程逻辑器件和单片机实现BCH码编、译码的方案.本方案是用软件和硬件结合的方法实现BCH码的编码和译码.     

适用于TEDS系统的AMC与HARQ结合算法

研究陆地集群无线电增强数据业务（TEDS）中的自适应调制编码（AMC）与HARQ结合算法. 该算法采用基于SNR的切换门限判别法进行调制编码方式的选择,采用大数逻辑译码算法进行重传数据帧的合并. 仿真结果验证了所提出的算法可有效地提高TEDS系统数据传输的可靠性,当最大重传次数为2时,所提出的算法能够使系统的误帧率由36.49%下降到6.93%.      

Design and Implementation of a Novel Algorithm for Iterative Decoding of Product Codes

A novel product code iterative decoding algorithm and its high speed implementation scheme are proposed in this paper.Based on partial combination of selected columns of check matrix,the reduced-complexity syndrome decoding method is proposed to decode sub-codes of product code and deliver soft output information.So iterative decoding of product codes is possible.The fast sorting algorithm and a look-up method are proposed for high speed implementation of this algo-rithm.Compared to the conventional weighing iterative algorithm,the proposed algorithm has lower complexity while offering better performance,which is demonstrated by simulations and implementation analysis.The implementation scheme and verilog HDL simulation show that it is feasible to achieve high speed decoding with the proposed algorithm.