面向磁记录信道的原模图LDPC码译码器的FPGA设计

针对传统原模图低密度奇偶校验（low density parity check,LDPC）码在译码硬件实现中,由于采用随机扩展方式,导致数据拥塞和布线困难,继而产生译码延时和资源消耗的提高及吞吐量的下降问题,通过2步准循环扩展得到了适于硬件实现的码字结构,设计了一种面向磁记录信道的原模图LDPC码译码器。该译码器信息更新采用基于TDMP（turbo decoding message passing）分层译码的归一化Min-Sum算法使得译码器具有部分并行架构;同时为了降低译码时间及功耗,给出一种低资源消耗的提前终止迭代策略。硬件实现结果表明,该译码器的译码性能十分接近相应的浮点算法,在低资源消耗的前提下,工作频率可达183.9 MHz,吞吐量为63.3 Mbit/s,并可同时适用于多种原模图LDPC码。     

基于AWGN信道下Turbo码的性能仿真及分析

给出Turbo码在AWGN信道下的仿真系统结构。仿真系统的Turbo编码器由2个相同的分量编码器通过交织器并行级联而成，编、译码器中所用的交织器为随机交织器，SISO译码算法采用Log—MAP算法，通过计算机仿真，对RSC结构、交织器长度、凿孔和循环迭代次数等主要因素进行分析。结果表明：由于Turbo码很好利用迭代译码方法以及香农信道编码定理中的随机性编码译码条件，在AWGN信道的低倍噪比条件下Turbo码能发挥良好性能。     

一种改进的Reed-Muller码递归构造方法

一般对Reed-Muller码的递归构造方法是对长码进行递归分解,直到不能再分解为止,即出现无冗余码和重复码时结束分解.提出了一种针对Reed-Muller码的递归构造改进方法,该改进方法比常规方法在递归分解的两端均提早一步结束对码字的分解,即出现双正交码和单奇偶校验码时结束分解,并对单奇偶校验码采用系统形式.对于双正交码,利用快速哈达玛变换实现快速的最大似然译码;对于单奇偶校验码,利用该码系统形式的特殊构造实现了简化的最大似然译码算法.对改进的译码算法的复杂度进行了详细的分析,并与其他已有的算法进行对比,结果表明,该算法具有更低的复杂度,尤其对于高码率的码型.此外,性能仿真结果表明,该译码算法具有更低的误码率.     

非规则LDPC码译码改进算法及其DSP实现

为了降低非规则低密度奇偶校验(low-density parity-check,LDPC)码译码算法的复杂度,提出一种适合数字信号处理器(digital signal processor,DSP)实现的低运算复杂度、低误码平台译码的改进算法。该算法校验节点的运算采用修正最小和算法,外信息的更新采用串行方式,既保持了串行和积算法在有限迭代次数下译码门限低的优点,又降低了节点运算复杂度和误码平台。用定点DSP芯片实现的非规则LDPC码译码器的实测结果表明,该算法能以较低的实现复杂度获得低的误码平台和译码门限。     

空间相关信道下空时分组码的子空间修正解码

针对空时分组码子空间盲解码算法在空间相关信道下性能下降的问题，提出了一种修正解码算法．在分析空间相关性破坏信号子空间和统计噪声子空间正交性的基础上，利用接收端已知的信道相关矩阵，修正接收端用于搜索的码字矩阵集合，使相关信道下分解得到的统计噪声子空间正交于修正的发送信号子空间，提高了解码性能．与传统解码的算法不同，该算法无需在发送端进行信道相关矩阵的估计和预编码，降低了发送端的编码复杂度．Monte-Carlo仿真实验表明，空间强相关信道下空时分组码子空间盲解码性能下降比较剧烈，采用新算法修正后的解码性能明显改善，在误比特率为10^-2、相关系数为0．8时，修正性能提高约2dB．     

非规则LDPC码译码改进算法及其DSP实现

为了降低非规则低密度奇偶校验(low-densityparity-check,LDPC)码译码算法的复杂度,提出了一种适合数字信号处理器(digitalsignalprocessor,DSP)实现的低运算复杂度、低误码平台译码的改进算法。该算法校验节点的运算采用修正最小和算法,外信息的更新采用串行方式,既保持了串行和积算法在有限迭代次数下译码门限低的优点,又降低了节点运算复杂度和误码平台。用定点DSP芯片实现的非规则LDPC码译码器的实测结果表明,该算法能以较低的实现复杂度获得低的误码平台和译码门限。     

基于数据打孔混合ARQ方案的低密度奇偶校验码构造方法

为了在不增加低密度奇偶校验码编译码复杂度的条件下,改善数据打孔混合重传请求的系统吞吐量,给出了一种改进的矩阵构造和打孔方案,增强了校验比特的可靠度并提高了打孔译码的性能.由于每次重传接收端要做2次迭代译码,所以同时优化这2次迭代译码的噪声门限值,用密度演变算法给出了一种更加适合该协议的非规则分布.数据吞吐量的仿真结果显示,改进分布和构造的码字明显优于原有的码字.     

一种改进的LDPC码BP译码算法

通过对LDPC码经典的BP译码算法进行研究,针对算法译码复杂度非常大、迭代次数多、不利于硬件实现的问题,提出了一种改进的BP译码算法.改进算法通过实时监控在连续3次迭代中译码是否稳定来减少在信噪比低于译码阈值时的迭代次数.同时,在变量消息更新过程中对传递的校验信息进行数据约束,防止由于数据溢出而导致的译码失败.仿真结果表明,改进的BP算法,在性能损失不大的情况下可以有效地降低译码的复杂度,从而更利于硬件的实现.     

LT码译码算法的研究

LT码是一种实用的喷泉码编码方式,影响其性能的一个重要因素是译码算法．通过分析已有LT码的MP译码算法和GE译码算法的性能．提出了MPGE联合译码算法,通过对小规模数据传输和大规模数据传榆进行仿真分析可知,新的译码算法结合了MP算法译码运算量少和GE算法误码率低的优点,提高了译码效率．     

基于可靠率的改进的LDPC码BF译码算法

相对于低密度奇偶校验(LDPC)码置信传播(BP)译码o(n2)数量级的计算复杂度,比特翻转(BF)译码算法的计算复杂度只有o(n),然而其译码性能却有很大降级.为此,该文提出了一种改进的BF算法.该方法使用了可靠率来衡量所有参与同一校验的信息节点对校验没有满足的贡献,以较低的计算量增加为代价在译码中引入软信息的使用,从而使BF的性能有了较大提升.理论分析表明其复杂度为o(n),仿真结果表明,与加权的比特翻转译码算法比较,新算法在信噪比为7 dB时,误码率由10-3数量级改善为10-4.     

Rice信道下LDPC码译码粘滞点研究

LDPC码译码误比特率与迭代次数关系曲线及其粘滞点的研究,对于进一步深入分析译码机理和加快译码收敛的速度有着重要的意义.文章以Rice信道为研究背景,提出了一种采用基于offset BP_based译码算法的DDE分析结合差分进化技术的非正则LDPC码的优化方法,据此得出了Rice信道下最大比特节点次数为10、码率为1/2和1/3的优化次数分布对以及相应的码门限值;通过仿真得到了在Rice信道下LDPC码译码粘滞点分析的相关曲线,并从译码粘滞点角度研究了LDPC码的门限现象.通过对各阶节点的译码粘滞点分析结果表明,高阶节点相对于低阶节点而言,对于译码有较大贡献,据此提出了改进译码算法的两种思路.     

GPU的QC-LDPC码译码器设计与实现

在连续变量量子密钥分发(continuous variable quantum key distribution,CV-QKD)系统中,通信双方需要在远距离低信噪比的条件下进行密钥协商,必须选用码率较低,码长较长的码字.设计了一种基于图形处理器(graphics processing unit,GPU)的准循环低密度奇偶校验(quasi-cyclic low density parity check,QC-LDPC)码的高速译码器.该译码器采用收敛速度更快的分层置信传播译码算法(layered belief propagation algorithm,LBPA)实现,减少了所需的译码循环次数,并且该译码器译码扩展因子较大的QC-LDPC码,在全矩阵大小恒定的情况下,使得子矩阵的数量相对较少,从而减少了串行译码的数量.该译码器分配GPU线程对应变量节点,增加了线程的利用率,并且将所需的基矩阵信息进行合并存储,减少了GPU内存的占用.仿真结果表明,在译码长为106,码率为0.1的码字,且同时译码16个码字,迭代50次的情况下,该译码器达到了41.50 Mbits/s的吞吐量.     

Low complexity Chase-2 decoding of concatenated codes

The concatenated codes are widely used in current communication systems, such as satellite communication systems and WiMAX system. The objective of this study was to present a low complexity iterative soft decoding algorithm for concatenated codes. The concatenation was between a Reed-Solomon (RS) code and recursive systematic convolutional (RSC) code. The reduction in computational complexity was achieved by simplifying the Chase-2 decoder for RS codes with limited usage of test patterns. The processing of soft information between inner and outer decoders was also discussed. Simulation results showed that the proposed algorithm could achieve a good trade-off between complexity and performance.     

一种改进的多进制LDPC码的译码算法

提出了一种多进制LDPC码基于EMS的改进算法,从译码效率的角度分析计算复杂度.利用变量节点的可靠程度随迭代次数的增加而增加的特点,采用每个变量节点的非法校验值结合变量节点的最大伪后验概率来判断变量节点的可靠性,通过判断准则让一部分节点提前终止迭代,减少迭代过程中不必要的校验节点和变量节点的更新,从而降低复杂度,提高译码效率.对该算法在高斯白噪声信道,基于GF(4)有限域,码率0.5的规则LDPC码(8 192,3,6)进行了仿真,结果显示:改进的EMS译码算法相对传统的EMS译码算法,在误码性能上的损失极小(当误码率10-4时,信噪比损失大约0.05 dB),而且随着信道条件的改善,这种损失进一步减少,但计算复杂度大大降低,译码效率大大提高.     

高吞吐量低资源占用的累积码译码器

由于相邻节点间存在数据依赖关系,基于最小误符号率(Bahl Cocke Jelinek Raviv,BCJR)算法的累积码译码器无法进行多个节点的并行计算.为了提高译码器吞吐量,研究提高BCJR算法并行度的方法,通过将累积码分段,并在不同分段间传递上一次迭代的信息,属于不同分段的多个节点可以并行计算,使译码器的吞吐量得...     

DS-CDMA系统利用空时分组码的干扰抑制方法

在无线通信中，为了提高衰落信道中数据传输的性能，空时分组码的发射分集技术获得越来越多的关注．针对非同步快速衰落的多址信道，在不同数目的小区蜂窝网络内，分别在2个和4个发射天线上利用空时分组码的发射分集技术进行干扰抑制，研究了DS—CDMA系统的误码率，并评估了分集增益和抗干扰能力间的关系，验证了空时分组码抑制小区间干扰和小区内干扰的能力．     

RDDP: An efficient MDS array code on toleration triple node failures in storage system

It is well known that erasure coding can be used in storage systems to efficiently store data while protecting against failures. Conventionally, the design of erasure codes has focused on the tradeoff between redundancy and reliability. Under this criterion, an maximum distance separable（MDS） code has optimal redundancy. In this paper, we address a new class of MDS array codes for tolerating triple node failures by extending the row di- agonal parity（RDP） code, named the RDDP（row double diagonal parity） code. The RDDP code takes advantages of good perform- ances of the RDP code with balanced I/0. A specific triple-erasure decoding algorithm to reduce decoding complexity is depicted by geometric graph, and it is easily implemented by software and hardware. The theoretical analysis shows that the comprehensive properties of the RDDP code are optimal, such as encoding and decoding efficiency, update efficiency and I/0 balance performance.     

Generalized Low-Density Parity-Check Coding Scheme with Partial-Band Jamming

In this study, a class of Generalized Low-Density Parity-Check （GLDPC） codes is designed for data transmission over a Partial-Band Jamming （PBJ） environment. The GLDPC codes are constructed by replacing parity-check code constraints with those of nonsystematic Bose-Chaudhuri-Hocquenghem （BCH）, referred to as Low-Density Parity-Check （LDPC）-BCH codes. The rate of an LDPC-BCH code is adjusted by selecting the transmission length of the nonsystematic BCH code, and a low-complexity decoding algorithm based on message- passing is presented that employs A Posteriori Probability （APP） fast BCH transform for decoding the BCH check nodes at each decoding iteration. Simulation results show that the LDPC-BCH codes with a code rate of 1/8.5 have a bit error rate performance of 1 x10-8 at signal-noise-ratios of -6.97 dB, -4.63 dB, and 2.48 dB when the fractions of the band jammed are 30%, 50%, and 70%, respectively.     

低密度奇偶校验码迭代译码算法的误码平台特性

为研究低密度奇偶校验(LDPC)码在采用不同译码算法时的误码平台特性,利用硬件仿真系统实际测试数据,对LDPC码采用不同迭代译码算法的误码平台特性进行统计分析。分析结果表明:LDPC码采用和积(SP)算法或修正最小和(MMS)算法译码失败后,残留错误比特数目一般很小;因此,LDPC码可作为级联码的内码,实现极低的误比特率。与MMS算法相比,SP算法译码后错误码字中的残留错误比特通常更少,更适合级联码。基于上述分析设计的级联码可以在较低的门限下实现低于10-10的误码率。     

基于偏移量近似的改进型RA译码算法研究

RA码的译码通常是利用BP译码算法来实现的,但是BP译码算法的硬件电路复杂。虽然最小和译码算法能够简化BP译码算法,但它是以牺牲性能为代价的。为了让译码算法在复杂度和译码性能之间取得较好的折衷,提出一种改进型RA译码算法。该算法采用偏移量近似的方法来逼近于BP译码算法,能够降低BP译码算法的复杂度。仿真结果表明,与BP译码算法相比,改进型RA译码算法能够在降低算法复杂度的同时保持良好的译码性能,与最小和译码算法相比,改进型RA译码算法的复杂度几乎不变,但译码性能得到了明显的提高。